串口傳輸阻塞應該如何解決

　　本文在探討傳統(tǒng)數(shù)據(jù)收發(fā)不足之后，介紹如何使用帶 FIFO 的串口來減少接收中斷次數(shù)，通過一種自定義通訊協(xié)議格式，給出幀打包方法；之后介紹一種特殊的串口數(shù)據(jù)發(fā)送方法，可在避免使用串口發(fā)送中斷的情況下，提高系統(tǒng)的響應速度。

　　1. 簡介

　　串口由于使用簡單，價格低廉，配合 RS485 芯片可以實現(xiàn)長距離、抗干擾能力強的局域網(wǎng)絡而被廣泛使用。隨著產(chǎn)品功能的增多，需要處理的任務也越來越復雜，系統(tǒng)任務也越來越需要及時響應。絕大多數(shù)的現(xiàn)代單片機（ARM7、Cortex-M3）串口都帶有一定數(shù)量的硬件 FIFO，本文將介紹如何使用硬件 FIFO 來減少接收中斷次數(shù)，提高發(fā)送效率。在此之前，先來列舉一下傳統(tǒng)串口數(shù)據(jù)收發(fā)的不足之處：每接收一個字節(jié)數(shù)據(jù)，產(chǎn)生一次接收中斷。不能有效的利用串口硬件 FIFO，減少中斷次數(shù)。應答數(shù)據(jù)采用等待發(fā)送的方法。由于串行數(shù)據(jù)傳輸?shù)臅r間遠遠跟不上 CPU 的處理時間，等待串口發(fā)送完當前字節(jié)再發(fā)送下一字節(jié)會造成 CPU 資源浪費，不利于系統(tǒng)整體響應（在 1200bps 下，發(fā)送一字節(jié)大約需要 10ms，如果一次發(fā)送幾十個字節(jié)數(shù)據(jù)，CPU 會長時間處于等待狀態(tài)）。應答數(shù)據(jù)采用中斷發(fā)送。增加一個中斷源，增加系統(tǒng)的中斷次數(shù)，這會影響系統(tǒng)整體穩(wěn)定性（從可靠性角度考慮，中斷事件應越少越好）。針對上述的不足之處，將結合一個常用自定義通訊協(xié)議，提供一個完整的解決方案。

?

　　2. 串口 FIFO

　　串口 FIFO 可以理解為串口專用的緩存，該緩存采用先進先出方式。數(shù)據(jù)接收 FIFO 和數(shù)據(jù)發(fā)送 FIFO 通常是獨立的兩個硬件。串口接收的數(shù)據(jù)，先放入接收 FIFO 中，當 FIFO 中的數(shù)據(jù)達到觸發(fā)值（通常觸發(fā)值為 1、2、4、8、14 字節(jié)）或者 FIFO 中的數(shù)據(jù)雖然沒有達到設定值但是一段時間（通常為 3.5 個字符傳輸時間）沒有再接收到數(shù)據(jù)，則通知 CPU 產(chǎn)生接收中斷；發(fā)送的數(shù)據(jù)要先寫入發(fā)送 FIFO，只要發(fā)送 FIFO 未空，硬件會自動發(fā)送 FIFO 中的數(shù)據(jù)。寫入發(fā)送 FIFO 的字節(jié)個數(shù)受 FIFO 最大深度影響，通常一次寫入最多允許 16 字節(jié)。上述列舉的數(shù)據(jù)跟具體的硬件有關，CPU 類型不同，特性也不盡相同，使用前應參考相應的數(shù)據(jù)手冊。

　　3. 數(shù)據(jù)接收與打包

　　FIFO 可以緩存串口接收到的數(shù)據(jù)，因此我們可以利用 FIFO 來減少中斷次數(shù)。以 NXP 的 lpc1778 芯片為例，接收 FIFO 的觸發(fā)級別可以設置為 1、2、4、8、14 字節(jié)，推薦使用 8 字節(jié)或者 14 字節(jié)，這也是 PC 串口接收 FIFO 的默認值。這樣，當接收到大量數(shù)據(jù)時，每 8 個字節(jié)或者 14 個字節(jié)才會產(chǎn)生一次中斷（最后一次接收除外），相比接收一個字節(jié)即產(chǎn)生一個中斷，這種方法串口接收中斷次數(shù)大大減少。將接收 FIFO 設置為 8 或者 14 字節(jié)也十分簡單，還是以 lpc1778 為例，只需要設置 UART FIFO 控制寄存器 UnFCR 即可。接收的數(shù)據(jù)要符合通訊協(xié)議規(guī)定，數(shù)據(jù)與協(xié)議是密不可分的。通常我們需要將接收到的數(shù)據(jù)根據(jù)協(xié)議打包成一幀，然后交由上層處理。下面介紹一個自定義的協(xié)議幀格式，并給出一個通用打包成幀的方法。