強(qiáng)大的鬧鐘構(gòu)建

描述

介紹

讓我們構(gòu)建一個(gè)鬧鐘。

基于Adam Taylor 的 MiniZed 電機(jī)控制項(xiàng)目，我們將添加一個(gè) oled Pmod 并將定時(shí)器轉(zhuǎn)換為時(shí)鐘。要設(shè)置時(shí)間和鬧鐘時(shí)間，我們將使用串口。電機(jī)將用于發(fā)出警報(bào)聲。

Vivado 和硬件

從 MiniZed 電機(jī)控制項(xiàng)目開始，我們需要為其添加 oled Pmod 和時(shí)鐘。

下載Digilent Pmod Vivado Library 2019.1并將其放入項(xiàng)目的 IP 目錄中，如Digilent Pmod IP 入門指南中所示。

將如下所示的 PmodOLEDrgb 添加到 MiniZed 電機(jī)控制項(xiàng)目中：

將oled輸出添加到Pmod2。將附加約束文件。顯示器的所有接口引腳都是輸入（MiniZed的輸出）。FCLK_CLK0需要50MHz才能使Pmod IP正常工作。默認(rèn)情況下，MiniZed上的頻率為50MHz。

硬件

將HB3 Pmod添加到Pmod 1連接器的頂行，這正是Adam Taylor設(shè)置原始項(xiàng)目的方式。然后，將oled Pmod添加到Pmod 2連接器，屏幕面朝上。

Vitis（軟件）

使用MiniZed電機(jī)控制代碼作為基準(zhǔn)，Digilent的IP作為指南，該軟件（附件中）更改計(jì)時(shí)器，以作為時(shí)鐘的1Hz更新。當(dāng)時(shí)間等于報(bào)警時(shí)間時(shí)，電機(jī)運(yùn)行并鳴響警鈴。

代碼中發(fā)生了什么。。。

絕大多數(shù)代碼都在設(shè)置計(jì)時(shí)器和/或中斷。關(guān)于計(jì)時(shí)器和中斷，我從Adam的基線中唯一改變的是TICK_timer_FREQ_Hz的第15行從100 Hz變?yōu)?Hz，以及中斷函數(shù)在觸發(fā)后會(huì)做什么（稍后將詳細(xì)介紹）。有關(guān)計(jì)時(shí)器中斷代碼的更多信息，請參閱Adam Taylor的MicroZed編年史第15部分。

有幾個(gè)變量用于保存時(shí)間和報(bào)警值。大多數(shù)變量都是全局變量。這不是理想的情況，但考慮到這是我在ARM處理器上制作的第一個(gè)程序，請?jiān)忂@一混亂。

主要功能

主功能設(shè)置平臺(tái)，通過串行端口輸出歡迎消息，然后通過OLEDrgb_begin設(shè)置oled，這需要#include“PMODOLEDrgb.h”

然后調(diào)用從第91行開始的函數(shù)display_menu（）。在這個(gè)程序中，它只被調(diào)用一次。這是設(shè)置時(shí)鐘和鬧鐘時(shí)間的地方。我很有意思地發(fā)現(xiàn)，兩位數(shù)字/字符串行端口讀取需要scanf函數(shù)，而不是用于一個(gè)字符輸入的讀取函數(shù)。

然后調(diào)用從第286行開始的update_oled（）函數(shù)。這將輸出并格式化屏幕上的時(shí)間和報(bào)警時(shí)間。在display_menu（）獲取值和每分鐘（在中斷函數(shù)中調(diào)用）后，在主函數(shù)中調(diào)用一次。

接下來，設(shè)置并啟用計(jì)時(shí)器中斷。然后電機(jī)控制引腳被設(shè)置，但不是像亞當(dāng)?shù)某绦蚰菢颖幻钸\(yùn)行。

然后main永遠(yuǎn)在while循環(huán)中等待。其他一切都發(fā)生在TickHandler（void*CallBackRef）函數(shù)中。

中斷功能

時(shí)間更新和報(bào)警檢查發(fā)生在TickHandler（void*CallBackRef）函數(shù)內(nèi)部，從第227行開始。如果設(shè)置了1Hz TICK_TIMER_FREQ_HZ，則每個(gè)中斷等于一秒。60秒后，分鐘增加，就像一個(gè)普通的時(shí)鐘。每分鐘調(diào)用一次update_oled（）函數(shù)來更改時(shí)間。根據(jù)時(shí)間檢查報(bào)警時(shí)間，如果時(shí)間相等，電機(jī)將打開（第287行）一分鐘，開始您的一天。

注意：時(shí)鐘功能有一個(gè)錯(cuò)誤，12:59到1:00的滾動(dòng)…如果你發(fā)現(xiàn)了問題，請告訴我。

后果

以下是最終項(xiàng)目的視頻：

結(jié)論

感謝Hackster和Adam Taylor的構(gòu)建，并激勵(lì)我深入FPGA SoC。這是一次非常有趣的體驗(yàn)，希望不久能做更多的項(xiàng)目！希望你學(xué)到了一些東西，創(chuàng)造了更大的東西。

?