PowerPC 60x總線的存儲器控制器的設計與實現(xiàn)

章介紹了PowerPC 60x 處理器的總線接口和操作，詳細闡述了60x 總線存儲器
控制器在CPLD 上的設計與實現(xiàn)過程。此存儲器控制器可提供60x 總線與多種類型的SRAM的接口，及與FLASH 和I/O 的接口，已在嵌入式系統(tǒng)的設計中得到了應用和驗證。
[關鍵詞] PowerPC 60x 總線；存儲器控制器；復雜可編程邏輯器件；嵌入式系統(tǒng)
PowerPC 60x 總線是一種非常典型的高性能的處理器系統(tǒng)總線，飛思卡爾的60x, 7xx,
7xxx, 82xx, 85xx 系列的PowerPC 處理器提供了60x 總線接口或內(nèi)部采用60x 總線。該總線
是一種標準總線，32 位地址線，64 位數(shù)據(jù)線，支持多PowerPC 芯片互連。雖然不同系列處理器的60x 總線有差別，但基本操作相同。
MPC60x，MPC7xx 處理器內(nèi)部沒有與存儲器和I/O 接口的控制器，傳統(tǒng)的做法是用
MPC106/107 橋作為60x 總線與外部存儲器和I/O 的接口。MPC106/107 橋功能強大，提供
了內(nèi)存控制器，PCI 接口，DMA 控制器，中斷控制器，I2C 控制器[1]。但一些簡單的嵌入式系統(tǒng)并不需要這么多的功能，這樣，MPC106/107 橋就顯得過于復雜，有時會降低系統(tǒng)的性能，而且芯片占用空間大，并增加了功耗[2]。簡單的單處理器的PowerPC 嵌入式系統(tǒng)不需要上述復雜的功能，只用60x 總線的基本功能就可實現(xiàn)系統(tǒng)所需的功能。
本文以 MPC603e 處理器的60x 總線（使用的總線時鐘為66MHz）為例，詳細闡述了
60x 總線與外圍SRAM、FLASH、RS232、1553B 接口的控制器的設計方法。此控制器用
VHDL 語言在CPLD 上實現(xiàn)，并應用在作者設計的嵌入式系統(tǒng)中。