基于FPGA的曼徹斯特譯碼電路

　　信號(hào)在傳輸性能不是很好的信道中傳輸時(shí)，如井下傳輸系統(tǒng)，如果采用常用的NRZ碼傳輸，會(huì)導(dǎo)致信號(hào)波形產(chǎn)生較嚴(yán)重畸變，從而導(dǎo)致傳輸信息錯(cuò)誤。而曼徹斯特碼作為一種重要的串行數(shù)據(jù)傳輸編碼方式，由于它消除了NRZ碼的直流成分，大幅度減小了傳輸中波形畸變，因而具有更好的時(shí)鐘恢復(fù)和抗干擾性能，已經(jīng)在很多場(chǎng)合，如航空電子總線、地震勘探、油井測(cè)量、列車運(yùn)行控制系統(tǒng)等獲得廣泛應(yīng)用。經(jīng)過幾十年的發(fā)展，曼徹斯特編／解碼電路的實(shí)現(xiàn)方案主要包括三種：專用編／解碼芯片方案、基于微處理器（單片機(jī)、DSP）的軟件方案嘲吲和基于可編程邏輯器件（CPLD、FPGA）的硬件方案。專用芯片方案存在可編程能力不足、電路集成度低、實(shí)現(xiàn)成本高等缺點(diǎn)，新的應(yīng)用設(shè)計(jì)已經(jīng)很少使用；基于微處理器的軟件方案，其編／解碼處理速度受處理器時(shí)鐘限制，通常只能應(yīng)用于通信速率較低（小于1 Mbps）的場(chǎng)合；近年來，隨著可編程邏輯器件的飛速發(fā)展，基于可編程邏輯器件的硬件方案逐漸成為曼徹斯特編／解碼電路的主流實(shí)現(xiàn)方案。

　　經(jīng)典的曼徹斯特碼譯碼電路通常采用時(shí)鐘恢復(fù)的方式，利用數(shù)字鎖相環(huán)從接收信號(hào)恢復(fù)編碼時(shí)鐘，再使周恢復(fù)的時(shí)鐘對(duì)接收信號(hào)進(jìn)行同步采集和譯碼處理，這種譯碼電路結(jié)構(gòu)復(fù)雜，需要消耗較多的電路邏輯單元，提高了電路開發(fā)和使用成本。為了降低開發(fā)與使用成本，本文設(shè)計(jì)了一種新型的基于數(shù)字積分的譯碼電路，它利用高頻時(shí)鐘對(duì)較低編碼速率的信號(hào)波形進(jìn)行積分運(yùn)算，從而不需要嚴(yán)格的時(shí)鐘同步即能實(shí)現(xiàn)正確解碼處理。該譯碼電路結(jié)構(gòu)簡單，消耗電路資源少，且具有較好的抗噪聲能力。