儀表放大

儀表放大簡(jiǎn)介

　　這是一個(gè)特殊的差動(dòng)放大器，具有超高輸入阻抗，極其良好的CMRR，低輸入偏移，低輸出阻抗，能放大那些在共模電壓下的信號(hào)。

　　隨著電子技術(shù)的飛速發(fā)展，運(yùn)算放大電路也得到廣泛的應(yīng)用。儀表放大器是一種精密差分電壓放大器，它源于運(yùn)算放大器，且優(yōu)于運(yùn)算放大器。儀表放大器把關(guān)鍵元件集成在放大器內(nèi)部，其獨(dú)特的結(jié)構(gòu)使它具有高共模抑制比、高輸入阻抗、低噪聲、低線性誤差、低失調(diào)漂移增益設(shè)置靈活和使用方便等特點(diǎn)，使其在數(shù)據(jù)采集、傳感器信號(hào)放大、高速信號(hào)調(diào)節(jié)、醫(yī)療儀器和高檔音響設(shè)備等方面倍受青睞。儀表放大器是一種具有差分輸入和相對(duì)參考端單端輸出的閉環(huán)增益組件，具有差分輸入和相對(duì)參考端的單端輸出。與運(yùn)算放大器不同之處是運(yùn)算放大器的閉環(huán)增益是由反相輸入端與輸出端之間連接的外部電阻決定，而儀表放大器則使用與輸入端隔離的內(nèi)部反饋電阻網(wǎng)絡(luò)。儀表放大器的 2 個(gè)差分輸入端施加輸入信號(hào)，其增益即可由內(nèi)部預(yù)置，也可由用戶通過(guò)引腳內(nèi)部設(shè)置或者通過(guò)與輸入信號(hào)隔離的外部增益電阻預(yù)置。

儀表放大百科

　　這是一個(gè)特殊的差動(dòng)放大器，具有超高輸入阻抗，極其良好的CMRR，低輸入偏移，低輸出阻抗，能放大那些在共模電壓下的信號(hào)。

　　隨著電子技術(shù)的飛速發(fā)展，運(yùn)算放大電路也得到廣泛的應(yīng)用。儀表放大器是一種精密差分電壓放大器，它源于運(yùn)算放大器，且優(yōu)于運(yùn)算放大器。儀表放大器把關(guān)鍵元件集成在放大器內(nèi)部，其獨(dú)特的結(jié)構(gòu)使它具有高共模抑制比、高輸入阻抗、低噪聲、低線性誤差、低失調(diào)漂移增益設(shè)置靈活和使用方便等特點(diǎn)，使其在數(shù)據(jù)采集、傳感器信號(hào)放大、高速信號(hào)調(diào)節(jié)、醫(yī)療儀器和高檔音響設(shè)備等方面倍受青睞。儀表放大器是一種具有差分輸入和相對(duì)參考端單端輸出的閉環(huán)增益組件，具有差分輸入和相對(duì)參考端的單端輸出。與運(yùn)算放大器不同之處是運(yùn)算放大器的閉環(huán)增益是由反相輸入端與輸出端之間連接的外部電阻決定，而儀表放大器則使用與輸入端隔離的內(nèi)部反饋電阻網(wǎng)絡(luò)。儀表放大器的 2 個(gè)差分輸入端施加輸入信號(hào)，其增益即可由內(nèi)部預(yù)置，也可由用戶通過(guò)引腳內(nèi)部設(shè)置或者通過(guò)與輸入信號(hào)隔離的外部增益電阻預(yù)置。

　　構(gòu)成原理

　　儀表放大器電路的典型結(jié)構(gòu)如圖1所示。它主要由兩級(jí)差分放大器電路構(gòu)成。其中，運(yùn)放A1，A2為同相差分輸入方式，同相輸入可以大幅度提高電路的輸入阻抗，減小電路對(duì)微弱輸入信號(hào)的衰減；差分輸入可以使電路只對(duì)差模信號(hào)放大，而對(duì)共模輸入信號(hào)只起跟隨作用，使得送到后級(jí)的差模信號(hào)與共模信號(hào)的幅值之比（即共模抑制比CMRR）得到提高。這樣在以運(yùn)放A3為核心部件組成的差分放大電路中，在CMRR要求不變情況下，可明顯降低對(duì)電阻R3和R4，Rf和R5的精度匹配要求，從而使儀表放大器電路比簡(jiǎn)單的差分放大電路具有更好的共模抑制能力。在R1=R2，R3=R4，Rf=R5的條件下，圖1電路的增益為：G=（1+2R1/Rg）Rf/R3。由公式可見(jiàn)，電路增益的調(diào)節(jié)可以通過(guò)改變Rg阻值實(shí)現(xiàn)。

　　設(shè)計(jì)應(yīng)用

　　儀表放大器電路的實(shí)現(xiàn)方法主要分為兩大類：第一類由分立元件組合而成；另一類由單片集成芯片直接實(shí)現(xiàn)。根據(jù)現(xiàn)有元器件，分別以單運(yùn)放LM741和OP07，集成四運(yùn)放LM324和單片集成芯片AD620為核心，設(shè)計(jì)出四種儀表放大器電路方案。

　　方案1 由3個(gè)通用型運(yùn)放LM741組成三運(yùn)放儀表放大器電路形式，輔以相關(guān)的電阻外圍電路，加上A1，A2同相輸入端的橋式信號(hào)輸入電路，如圖2所示。

　　圖2中的A1～A3分別用LM741替換即可。電路的工作原理與典型儀表放大器電路完全相同。方案2 由3個(gè)精密運(yùn)放OP07組成，電路結(jié)構(gòu)與原理和圖2相同（用3個(gè)OP07分別代替圖2中的A1～A3）。方案3 以一個(gè)四運(yùn)放集成電路LM324為核心實(shí)現(xiàn)，如圖3所示。它的特點(diǎn)是將4個(gè)功能獨(dú)立的運(yùn)放集成在同一個(gè)集成芯片里，這樣可以大大減少各運(yùn)放由于制造工藝不同帶來(lái)的器件性能差異；采用統(tǒng)一的電源，有利于電源噪聲的降低和電路性能指標(biāo)的提高，且電路的基本工作原理不變。方案4 由一個(gè)單片集成芯片AD620實(shí)現(xiàn)，如圖4所示。它的特點(diǎn)是電路結(jié)構(gòu)簡(jiǎn)單：一個(gè)AD620，一個(gè)增益設(shè)置電阻Rg，外加工作電源就可以使電路工作，因此設(shè)計(jì)效率最高。圖4中電路增益計(jì)算公式為：G=49．4K/Rg+1。實(shí)現(xiàn)儀表放大器電路的四種方案中，都采用4個(gè)電阻組成電橋電路的形式，將雙端差分輸入變?yōu)閱味说男盘?hào)源輸入。性能測(cè)試主要是從信號(hào)源Vs的最大輸入和Vs最小輸入、電路的最大增益及共模抑制比幾方面進(jìn)行仿真和實(shí)際電路性能測(cè)試。測(cè)試數(shù)據(jù)分別見(jiàn)表1和表2。其中，Vs最大（小）輸入是指在給定測(cè)試條件下，使電路輸出不失真時(shí)的信號(hào)源最大（?。┹斎?；最大增益是指在給定測(cè)試條件下，使輸出不失真時(shí)可以實(shí)現(xiàn)的電路最大增益值。共模抑制比由公式KCMRR=20|g | AVd/AVC|（dB）計(jì)算得出。說(shuō)明：（1）f為Vs輸入信號(hào)的頻率；（2）表格中的電壓測(cè)量數(shù)據(jù)全部以峰峰值表示；（3）由于仿真器件原因，實(shí)驗(yàn)中用Multisim對(duì)方案3的仿真失效，表1中用“-”表示失效數(shù)據(jù)；（4）表格中的方案1～4依次分別表示以LM741，OP07，LM324和AD620為核心組成的儀表放大器電路。由表1和表2可見(jiàn)，仿真性能明顯優(yōu)于實(shí)際測(cè)試性能。這是因?yàn)榉抡骐娐返男阅芑旧鲜怯煞抡嫫骷男阅芎碗娐返慕Y(jié)構(gòu)形式確定的，沒(méi)有外界干擾因素，為理想條件下的測(cè)試；而實(shí)際測(cè)試電路由于受環(huán)境干擾因素（如環(huán)境溫度、空間電磁干擾等）、人為操作因素、實(shí)際測(cè)試儀器精確度、準(zhǔn)確度和量程范圍等的限制，使測(cè)試條件不夠理想，測(cè)量結(jié)果具有一定的誤差。在實(shí)際電路設(shè)計(jì)過(guò)程中，仿真與實(shí)際測(cè)試各有所長(zhǎng)。一般先通過(guò)仿真測(cè)試，初步確定電路的結(jié)構(gòu)及器件參數(shù)，再通過(guò)實(shí)際電路測(cè)試，改進(jìn)其具體性能指標(biāo)及參數(shù)設(shè)置。這樣，在保證電路功能、性能的前提下，大大提高電路設(shè)計(jì)的效率。由表2的實(shí)測(cè)數(shù)據(jù)可以看出：方案2在信號(hào)輸入范圍（即Vs的最大、最小輸入）、電路增益、共模抑制比等方面的性能表現(xiàn)為最優(yōu)。在價(jià)格方面，它比方案1和方案3的成本高一點(diǎn)，但比方案4便宜很多。因此，在四種方案中，方案2的性價(jià)比最高。方案4除最大增益相對(duì)小點(diǎn)，其他性能僅次于方案2，具有電路簡(jiǎn)單，性能優(yōu)越，節(jié)省設(shè)計(jì)空間等優(yōu)點(diǎn)。成本高是方案4的最大缺點(diǎn)。方案1和方案3在性能上的差異不大，方案3略優(yōu)于方案1，且它們同時(shí)具有絕對(duì)的價(jià)格優(yōu)勢(shì)，但性能上不如方案2和方案4好。綜合以上分析，方案2和方案4適用于對(duì)儀表放大器電路有較高性能要求的場(chǎng)合，方案2性價(jià)比最高，方案4簡(jiǎn)單、高效，但成本高。方案1和方案3適用于性能要求不高且需要節(jié)約成本的場(chǎng)合。針對(duì)具體的電路設(shè)計(jì)要求，選取不同的方案，以達(dá)到最優(yōu)的資源利用。電路的設(shè)計(jì)方案確定以后，在具體的電路設(shè)計(jì)過(guò)程中，要注意以下幾個(gè)方面：（1）注意關(guān)鍵元器件的選取，比如對(duì)圖2所示電路，要注意使運(yùn)放A1，A2的特性盡可能一致；選用電阻時(shí)，應(yīng)該使用低溫度系數(shù)的電阻，以獲得盡可能低的漂移；對(duì)R3，R4，R5和R6的選擇應(yīng)盡可能匹配。（2）要注意在電路中增加各種抗干擾措施，比如在電源的引入端增加電源退耦電容，在信號(hào)輸入端增加RC低通濾波或在運(yùn)放A1，A2的反饋回路增加高頻消噪電容，在PCB設(shè)計(jì)中精心布局合理布線，正確處理地線等，以提高電路的抗干擾能力，最大限度地發(fā)揮電路的性能。

　　特點(diǎn)

　　● 高共模抑制比共模抑制比（CMRR） 則是差模增益（ A d） 與共模增益（ Ac） 之比，即：CMRR = 20lg | Ad/ Ac | dB ;儀表放大器具有很高的共模抑制比，CMRR 典型值為 70～100 dB 以上。● 高輸入阻抗要求儀表放大器必須具有極高的輸入阻抗，儀表放大器的同相和反相輸入端的阻抗都很高而且相互十分平衡，其典型值為 10^9～10^12Ω?！?低噪聲由于儀表放大器必須能夠處理非常低的輸入電壓，因此儀表放大器不能把自身的噪聲加到信號(hào)上，在 1 kHz 條件下，折合到輸入端的輸入噪聲要求小于 10 nV/ Hz.● 低線性誤差輸入失調(diào)和比例系數(shù)誤差能通過(guò)外部的調(diào)整來(lái)修正，但是線性誤差是器件固有缺陷，它不能由外部調(diào)整來(lái)消除。一個(gè)高質(zhì)量的儀表放大器典型的線性誤差為 0. 01 % ，有的甚至低于 0. 0001 %.● 低失調(diào)電壓和失調(diào)電壓漂移儀表放大器的失調(diào)漂移也由輸入和輸出兩部分組成，輸入和輸出失調(diào)電壓典型值分別為 100μV 和2 mV.● 低輸入偏置電流和失調(diào)電流誤差雙極型輸入運(yùn)算放大器的基極電流，F(xiàn)ET 型輸入運(yùn)算放大器的柵極電流，這個(gè)偏置電流流過(guò)不平衡的信號(hào)源電阻將產(chǎn)生一個(gè)失調(diào)誤差。雙極型輸入儀表放大器的偏置電流典型值為 1 nA～50 pA ；而 FET 輸入的儀表放大器在常溫下的偏置電流典型值為 50 pA.● 充裕的帶寬儀表放大器為特定的應(yīng)用提供了足夠的帶寬，典型的單位增益小信號(hào)帶寬在 500 kHz～4 MHz 之間?！?具有“檢測(cè)”端和“參考”端儀表放大器的獨(dú)特之處還在于帶有“檢測(cè)”端和“參考”端，允許遠(yuǎn)距離檢測(cè)輸出電壓而內(nèi)部電阻壓降和地線壓降（ IR） 的影響可減至最小。

　　儀表放大器的放大倍數(shù)推導(dǎo)公式

　　摘錄《模擬電子技術(shù)簡(jiǎn)明教程》元增民（清華大學(xué)出版社）上的三幅PPT，說(shuō)明一下測(cè)量放大器即儀表放大器的設(shè)計(jì)過(guò)程及公式推導(dǎo)過(guò)程。

　　第一幅PPT

　　第二幅PPT

　　第三幅PPT

　　電阻如何選值，才能保證共模抑制比較大，都一五一十地介紹了，僅供參考。