完善資料讓更多小伙伴認(rèn)識(shí)你，還能領(lǐng)取20積分哦，立即完善>
標(biāo)簽 > hls
HLS（HTTP Live Streaming）是Apple的動(dòng)態(tài)碼率自適應(yīng)技術(shù)。主要用于PC和Apple終端的音視頻服務(wù)。包括一個(gè)m3u（8）的索引文件，TS媒體分片文件和key加密串文件。
文章：95個(gè) 瀏覽：23966次 帖子：45個(gè)
很多人都比較反感用C/C++開發(fā)（HLS）FPGA，大家第一拒絕的理由就是耗費(fèi)資源太多。但是HLS也有自己的優(yōu)點(diǎn)，除了快速構(gòu)建算法外，還有一個(gè)就是接口的...
在Windows 10上創(chuàng)建并運(yùn)行AMD Vitis?視覺庫示例
本篇文章將演示創(chuàng)建一個(gè)使用 AMD Vitis? 視覺庫的 Vitis HLS 組件的全過程。此處使用的是 Vitis Unified IDE。如果您使...
Vivado HLS的圖像傳感器FPN噪聲去除算法設(shè)計(jì)
隨著科技的發(fā)展，圖像傳感器逐步在各行各業(yè)廣泛應(yīng)用[1]。受限于半導(dǎo)體工藝，CMOS圖像傳感器的輸出一般都帶有噪聲，噪聲的表現(xiàn)形式也多種多樣[2]。其中，...
UART 是一種舊的串行通信機(jī)制，但仍在很多平臺(tái)中使用。它在 HDL 語言中的實(shí)現(xiàn)并不棘手，可以被視為本科生的作業(yè)。在這里，我將通過這個(gè)例子來展示在 H...
UART 是一種舊的串行通信機(jī)制，但仍在很多平臺(tái)中使用。它在 HDL 語言中的實(shí)現(xiàn)并不棘手，可以被視為本科生的作業(yè)。在這里，我將通過這個(gè)例子來展示在 H...
2023-11-20 標(biāo)簽：fpga計(jì)算機(jī)uart 496 0
該項(xiàng)目通過一個(gè)示例演示了 HLS 中組合電路對(duì)設(shè)計(jì)的影響。
如何優(yōu)化FPGA HLS設(shè)計(jì)呢？
用工具用 C 生成 RTL 的代碼基本不可讀。以下是如何在不更改任何 RTL 的情況下提高設(shè)計(jì)性能。
2023-10-30 標(biāo)簽：arm濾波器FPGA設(shè)計(jì) 946 0
用工具用 C 生成 RTL 的代碼基本不可讀。以下是如何在不更改任何 RTL 的情況下提高設(shè)計(jì)性能。
把子模塊包含網(wǎng)表的RTL代碼添加到BD中的方法分享
Vivado以IP為核心的設(shè)計(jì)理念的一個(gè)重要支撐就是IP Integrator（簡稱IPI，IP集成器）。用戶可以很便捷地把VivadoIP Catal...
Vitis? HLS 2023.1 支持新的 L1 庫向?qū)?，本文將講解如何下載 L1 庫、查看所有可用功能以及如何在 Vitis HLS GUI 中使用庫函數(shù)。
在Zynq裸機(jī)設(shè)計(jì)中使用視覺庫L1 remap函數(shù)的示例
本篇博文旨在演示如何在 Zynq 設(shè)計(jì)中使用 Vitis 視覺庫函數(shù) (remap) 作為 HLS IP，然后在 Vitis 中使用該函數(shù)作為平臺(tái)來運(yùn)行...
HLS的任務(wù)級(jí)并行性（Task-level Parallelism）分為兩種：一種是控制驅(qū)動(dòng)型；一種是數(shù)據(jù)驅(qū)動(dòng)型。
2023-07-27 標(biāo)簽：驅(qū)動(dòng)器控制驅(qū)動(dòng)器HLS 856 0
? HLS任務(wù)級(jí)編程第一篇文章可看這里： HLS之任務(wù)級(jí)并行編程 HLS的任務(wù)級(jí)并行性（Task-level Parallelism）分為兩種：一種是控...
2D中值濾波算法的設(shè)計(jì)實(shí)現(xiàn)
該項(xiàng)目包含使用高級(jí)綜合 (HLS) 的 2D 中值濾波器算法的實(shí)現(xiàn)。該項(xiàng)目的目標(biāo)是在不到 3 ms的時(shí)間內(nèi)對(duì)測試圖像進(jìn)行去噪，同時(shí)消耗不到 25% 的可...
2023-07-12 標(biāo)簽：濾波器FPGA開發(fā)板HLS 908 0
調(diào)用HLS的FFT庫實(shí)現(xiàn)N點(diǎn)FFT
在HLS中用C語言實(shí)現(xiàn)8192點(diǎn)FFT，經(jīng)過測試，實(shí)驗(yàn)結(jié)果正確，但是時(shí)序約束不到100M的時(shí)鐘，應(yīng)該是設(shè)計(jì)上的延時(shí)之類的比較大，暫時(shí)放棄這個(gè)方案，調(diào)用H...
使用Xilinx FPGA實(shí)現(xiàn)OFDM系統(tǒng)
OFDM中調(diào)制使用IFFT，解調(diào)使用IFFT，在OFDM實(shí)現(xiàn)系統(tǒng)中，F(xiàn)FT和IFFT時(shí)必備的關(guān)鍵模塊。在使用Xilinx的7系列FPGA（KC705）實(shí)...
FPGA實(shí)現(xiàn)OFDM通信—C語言實(shí)現(xiàn)N點(diǎn)FFT
OFDM中調(diào)制使用IFFT，解調(diào)使用IFFT，在OFDM實(shí)現(xiàn)系統(tǒng)中，F(xiàn)FT和IFFT時(shí)必備的關(guān)鍵模塊。
Xilinx平臺(tái)的Vivado HLS 和 Vitis HLS 使用的 export_ip 命令會(huì)無法導(dǎo)出 IP
本文介紹VVAS框架所支持調(diào)用的H/W(HLS)內(nèi)核
視覺L1重映射函數(shù)Zynq baremetal設(shè)計(jì)實(shí)例
這篇博客展示了在 AMD Zynq 設(shè)計(jì)中，如何用 Vitis Vision Library 中的函數(shù)（remap）導(dǎo)出一個(gè) IP，并基于此 IP 構(gòu)建...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
關(guān)注我們的微信
下載發(fā)燒友APP
電子發(fā)燒友觀察
版權(quán)所有 ? 湖南華秋數(shù)字科技有限公司
長沙市望城經(jīng)濟(jì)技術(shù)開發(fā)區(qū)航空路6號(hào)手機(jī)智能終端產(chǎn)業(yè)園2號(hào)廠房3層（0731-88081133）
電子發(fā)燒友 （電路圖） 湘公網(wǎng)安備43011202000918
工商網(wǎng)監(jiān)
湘ICP備2023018690號(hào)-1
