高集成度設(shè)計(jì)應(yīng)對(duì)無(wú)線通信設(shè)備需求

　　集成一直是無(wú)線通信進(jìn)步的關(guān)鍵，它使設(shè)備實(shí)現(xiàn)了多功能、小型化。盡管手機(jī)處于這些趨勢(shì)的前沿，但降低成本、加快上市速度也是促使蜂窩基礎(chǔ)設(shè)施實(shí)現(xiàn)更高集成度的驅(qū)動(dòng)力。隨著無(wú)線集成設(shè)計(jì)人員力求在更小封裝內(nèi)集成更多功能，在單一器件內(nèi)實(shí)現(xiàn)模擬、數(shù)字和高頻功能等更高水平的集成依舊是IC的主流趨勢(shì)。手機(jī)和基礎(chǔ)設(shè)施設(shè)計(jì)人員試圖在單個(gè)系統(tǒng)內(nèi)集成多個(gè)無(wú)線標(biāo)準(zhǔn)的訴求使問(wèn)題變得更加復(fù)雜。為平衡這些不同的需求，創(chuàng)新性設(shè)計(jì)技術(shù)借力放大器、收發(fā)器和其它器件的先進(jìn)技術(shù)資源和專業(yè)知識(shí)，以期創(chuàng)造出不犧牲性能且集成度更高的系統(tǒng)。

　　Analog Devices(ADI)射頻事業(yè)部高級(jí)營(yíng)銷經(jīng)理Dale Wilson指出，“尺寸作為設(shè)計(jì)的一個(gè)重要的考量標(biāo)準(zhǔn)，在手持和便攜式應(yīng)用中是尤為突出;而在較大的系統(tǒng)中，對(duì)尺寸大小也有要求，客戶希望在一定體積內(nèi)，實(shí)現(xiàn)更多更強(qiáng)的功能。在多數(shù)情況下，客戶希望單個(gè)設(shè)備在擁有多功能的同時(shí)，成本能有所下降。此外，他們還希望能夠減少組裝和測(cè)試成本、簡(jiǎn)化實(shí)際設(shè)計(jì)工作。如果調(diào)諧、濾波、偏置等功能都能在芯片上實(shí)現(xiàn)，則可以大量減少用戶端的工作量，同樣也可以加快客戶產(chǎn)品的面市時(shí)間。分立射頻元件的性能通常比高集成度器件要好。但在許多應(yīng)用中，只要目標(biāo)價(jià)格得以實(shí)現(xiàn)，那么性能‘足夠好’就可以接受。因模擬和高性能射頻器件更多地采用CMOS工藝，也就有更多機(jī)會(huì)集成數(shù)字控制功能?！?/P>

　　為應(yīng)對(duì)這種高集成度的要求，ADI公司傳統(tǒng)上采用先進(jìn)的雙極型工藝實(shí)現(xiàn)其眾多高性能射頻產(chǎn)品。然后，客戶會(huì)在其系統(tǒng)內(nèi)采用數(shù)字控制功能。Wilson指出，ADI現(xiàn)正采用最新的BiCMOS工藝，它具有優(yōu)越的模擬性能以及在芯片中集成數(shù)字控制功能的能力。CMOS工藝也被用來(lái)實(shí)現(xiàn)高度集成的射頻器件，并且采用數(shù)字化處理來(lái)克服射頻性能局限。

　　去年秋天，ADI首次推出了支持高密度射頻卡的射頻混頻器和調(diào)制器，而且它能提升長(zhǎng)期演進(jìn)(LTE)和第四代(4G)基站(圖1)的容量和速度。ADRF670x系列混頻器和ADRF660x系列調(diào)制器可在單一器件內(nèi)整合多個(gè)獨(dú)立功能模塊。在4款A(yù)DRF660x系列的產(chǎn)品封裝內(nèi)集成了一個(gè)有源射頻混頻器、單端50歐輸入的射頻輸入平衡-非平衡轉(zhuǎn)換器(balun)、以及一個(gè)集成有壓控振蕩器(VCO)的鎖相環(huán)(PLL)頻率合成器。該有源混頻器提供6dB的電壓轉(zhuǎn)換增益。差分IF輸出工作于500MHz。ADRF6601接收混頻器工作在300到2500MHz，內(nèi)部LO范圍是750到1160MHz。在12dBm輸入功率時(shí)，它達(dá)到1dB的壓縮并可實(shí)現(xiàn)30dBm的輸入三階截點(diǎn)。該混頻器的單邊帶(SSB)噪聲是12dB。

　　圖1：射頻調(diào)制器和下變頻器包含一個(gè)集成PLL，它是一個(gè)多模N倍頻合成器，支持LTE 100KHz通道光柵。

　　每款A(yù)DRF670x調(diào)制器的都在射頻IC內(nèi)集成了模擬同相/正交(I/Q)調(diào)制器、RF輸出開(kāi)關(guān)、帶壓控振蕩器的鎖相環(huán)。該調(diào)制器輸入帶寬為500MHz。ADRF6701 I/Q調(diào)制器的PLL/合成器使用一個(gè)N分頻(fractional-N)PLL，它將LO信號(hào)倍頻后饋送至I/Q調(diào)制器。PLL的參考輸入接受從12MHz到160MHz的信號(hào)。調(diào)制器的輸出頻率是400至1300MHz。其內(nèi)部L0頻率范圍是750到1160MHz。該器件在1dB壓縮點(diǎn)和29dBm輸出三階截點(diǎn)條件下，可提供14dBm的輸出功率，并提供158dBm/Hz的噪聲本底。

　　對(duì)PA的集成要求

　　隨著3G無(wú)線網(wǎng)絡(luò)的完善并逐漸向4G系統(tǒng)過(guò)渡，分布式架構(gòu)和有源天線系統(tǒng)的應(yīng)用推動(dòng)著對(duì)更小、更高效收發(fā)器和PA的需求。例如，美信集成產(chǎn)品(Maxim)公司的MAX9947就承諾可簡(jiǎn)化滿足天線接口標(biāo)準(zhǔn)組織(AISG)的基站和塔安裝設(shè)備(圖2)的實(shí)施。這款尺寸為3x3mm，采用 TQFN形式封裝的單芯片收發(fā)器包含了發(fā)射器、接收器和有源濾波器。

　　圖2：收發(fā)器集成了帶Autodirection功能的輸出，可用來(lái)處理塔安裝設(shè)備的總線仲裁而無(wú)需MCU。

　　其中，發(fā)射器包括一個(gè)OOK調(diào)制器、一個(gè)符合AISG頻譜輻射規(guī)范的帶通濾波器和一個(gè)輸出放大器。接收器包括一個(gè)中心頻率在2.176MHz、帶寬為200kHz的帶通濾波器。它還包括一個(gè)用于重構(gòu)數(shù)字信號(hào)的比較器和OOK解調(diào)器。在50Ω輸入阻抗條件下，MAX9947具有-15到 +5dBm的輸入動(dòng)態(tài)范圍。其可由電阻調(diào)控的輸出功率(7至12dBm)補(bǔ)償了外部電路和線路的損耗。該收發(fā)器支持所有的AISG數(shù)據(jù)速率：9.6、38.4和115.2kb/s。

　　在PA方面，設(shè)計(jì)師面臨很高的峰-均值比以及嚴(yán)苛的頻譜生長(zhǎng)規(guī)范的約束。Scintera Networks公司希望能以其SC1887自適應(yīng)***線***頻域可執(zhí)行復(fù)雜的信號(hào)處理。SC1887由標(biāo)準(zhǔn)CMOS工藝制造，采用了該公司的千兆赫茲信號(hào)處理技術(shù)(GSP)。這種可編程模擬信號(hào)處理器(ASP)平臺(tái)，力圖降低模擬方案的功耗及實(shí)現(xiàn)更小尺寸，而這原本是數(shù)字信號(hào)處理(DSP)的優(yōu)勢(shì)。SC1887射頻輸入和射頻輸出方案支持獨(dú)立于基帶和收發(fā)器子系統(tǒng)的模塊化PA設(shè)計(jì)。SC1887的功耗小于600mW，非常適合低功率發(fā)射器。這款SoC覆蓋 698到1000或1800到2800MHz頻段。它支持的輸入信號(hào)帶寬可達(dá)60MHz、峰均值比為10dB。該芯片可實(shí)現(xiàn)將相鄰信道泄漏功率比(ACLR)改善至26dB。

　　對(duì)更高效率的追求，也是Nujira和RF Micro Devices(RFMD)這兩家公司開(kāi)發(fā)PA的動(dòng)力。這兩家公司稱，無(wú)線基礎(chǔ)設(shè)施供應(yīng)商能夠利用它們的PA開(kāi)發(fā)出可滿足世界各種傳輸標(biāo)準(zhǔn)的單一的多模、寬帶射頻前端。其PA設(shè)計(jì)主要針對(duì)4G基站，它集成了RFMD的RFG1M09180 180W氮化鎵(GaN)寬帶功率晶體管與Nujira的Coolteq.h包絡(luò)跟蹤功率調(diào)制器。僅使用一個(gè)RFG1M器件和一個(gè)Coolteq.h模塊，這款RFMD Nujira的RF前端就可工作(發(fā)射)在728到960MHz頻段。它具有45dBm的平均輸出功率，效率在50%以上。采用RFMD 目前開(kāi)發(fā)的GaN器件，這兩家公司期望只使用三個(gè)寬帶PA就能覆蓋700至2600MHz的蜂窩頻率。

　　通過(guò)采用碳納米管作為PA晶體管的散熱材料，F(xiàn)ujitsu Laboratories

　　使用倒裝芯片結(jié)構(gòu)，碳納米管焊球(bump)經(jīng)過(guò)放大器頂部電極和基板之間。此外，在放大器的背面加裝一個(gè)散熱器，這樣，從放大器的兩面都可將熱量帶走。為在高頻獲得高放大倍率，互連至少需10μm長(zhǎng)。富士通利用鋁-鐵(Al-Fe)膜將碳納米管延長(zhǎng)至20μm，它與板垂直。與傳統(tǒng)方法比，這項(xiàng)新技術(shù)有望將散熱效率提高1.5倍。

　　這項(xiàng)工作凸顯了許多移動(dòng)通信設(shè)計(jì)工程師對(duì)有效熱管理的關(guān)注。東芝(美國(guó))電子元件公司主管微波、射頻和小信號(hào)器件的開(kāi)發(fā)經(jīng)理Homayoun Ghani表示，更高效的設(shè)計(jì)僅需一個(gè)更小的散熱器，這使得在移動(dòng)系統(tǒng)應(yīng)用中可采用更小更輕的器件。他指出，“接下來(lái)面臨的挑戰(zhàn)主要來(lái)自這些小器件產(chǎn)生的熱量，以及如何正確地設(shè)計(jì)一個(gè)有能力處理這些熱量的系統(tǒng)?！盙hani指出，一些系統(tǒng)集成商采用液冷技術(shù)。

　　在蜂窩手機(jī)集成化設(shè)計(jì)過(guò)程中，會(huì)遇到他們自身的障礙。TriQuint公司負(fù)責(zé)移動(dòng)器件的市場(chǎng)營(yíng)銷高級(jí)主管Shane Smith表示，“對(duì)于模擬集成，半導(dǎo)體公司正在開(kāi)發(fā)支持多模、多頻段工作的PA。目前，帶EDGE和GMSK調(diào)制的五頻段WCDMA需要客戶購(gòu)買6個(gè)PA。 2010-2011年，客戶將只需購(gòu)買一個(gè)PA模塊就可實(shí)現(xiàn)相同功能?！?/P>

　　以3G/4G融合手機(jī)架構(gòu)為目標(biāo)，TriQuint Semiconductor提供TriQuint一體化移動(dòng)前端架構(gòu)(TRIUMF，圖3)。該模塊提供了由GSM、EDGE、WCDMA和HSPA組成的射頻功能。與標(biāo)準(zhǔn)多頻段模塊方案比，以這種方式，有望將體積減小50%。通過(guò)將4個(gè)獨(dú)立PA模塊整合在一起，TRIUMF降低了手機(jī)組裝成本。由于整合了天線開(kāi)關(guān)、模式/頻段(開(kāi)關(guān))、開(kāi)關(guān)和雙工器的集成PA模塊會(huì)減小前端電路板面積，因而可使射頻系統(tǒng)小型化。

　　圖3：通過(guò)使用集成模塊替代多個(gè)分立模塊，手機(jī)制造商可以節(jié)省大量空間用于功能設(shè)計(jì)，如Wi-Fi、GPS、藍(lán)牙、照相機(jī)以及收音機(jī)等。

　　雖然CMOS在具成本效益的整合方面有許多顯著優(yōu)點(diǎn)，但在手機(jī)應(yīng)用中，CMOS功率放大器一直無(wú)法匹敵或超過(guò)砷化鎵(GaAs)PA的性能。Javelin Semiconductor的營(yíng)銷副總裁Patrick Morgan解釋說(shuō)，“Axiom Microdevices開(kāi)發(fā)出基于分布式有源變換器(DAT)的2G PA架構(gòu)，DAT是一種模擬技術(shù)。ACCO Semiconductor開(kāi)發(fā)出一種用于PA的稱為MASMOS的新晶體管技術(shù)?？傊?，各公司試圖解決CMOS PA的挑戰(zhàn)的方法主要有以下三種：數(shù)字信號(hào)處理;新型的模擬架構(gòu)衍生;對(duì)標(biāo)準(zhǔn)CMOS工藝流程進(jìn)行重大變革。”

　　針對(duì)W-CDMA和HSPA無(wú)線通信推出的JAV5001 PA，是采用標(biāo)準(zhǔn)CMOS工藝實(shí)現(xiàn)的。JAV5001整合了基帶和收發(fā)器。在3×3mm封裝內(nèi)，它集成了功率調(diào)節(jié)、PA偏置、輸入和輸出匹配以及功率控制電路。JAV5001采用單電源供電。在W-CDMA調(diào)制時(shí)，其線性輸出功率可達(dá)28.0dBm。其增益范圍從5dB(低功率模式)到27dB(高功率模式)。達(dá)到2.5kV的人體模式(HBM) 防靜電(ESD)等級(jí)。其相鄰信道泄漏功率比(ACLR)的典型值是-40dBc(最大值是-38dBc)，偏置是±5MHz。在大功率模式，JAV5001的功率附加效率(PAE)是40%;在中 功率模式，JAV5001的PAE是28%。在 2400到2484MHz，其最大噪聲是 -150dBm/Hz;在RX頻段，噪聲是-147dBm/Hz;偏置是190MHz。

　　隨著數(shù)字電路能處理或支持的高頻功能越來(lái)越多，最大的障礙可能在于保持模擬性能。正如TowerJazz的市場(chǎng)營(yíng)銷及業(yè)務(wù)拓展總監(jiān)Ramesh Ramchandani指出的：“力促將數(shù)字和模擬功能真正集成于一個(gè)芯片內(nèi)的IC設(shè)計(jì)人員發(fā)現(xiàn)，與單獨(dú)模擬芯片比，要想從數(shù)字/模擬集成芯片中獲得預(yù)期性能是越來(lái)越難了。許多工程師在發(fā)揮創(chuàng)造力以尋找能彌補(bǔ)模擬性能不理想的電路方案。但是，其中的一個(gè)缺點(diǎn)是這里面必須包含一個(gè)額外的電路，而且為得到同等性能，可能需要額外增加電容、電阻、電感等無(wú)源元件?！边@一歷時(shí)數(shù)十年的困境仍“毫不妥協(xié)”：集成非常有必要，但不能以犧牲絲毫性能為代價(jià)。