75. Verilog HDL程序的基本結(jié)構(gòu)（第1~3章學(xué)完后，#verilog #數(shù)字電路