在一個(gè)高速印刷電路板 （PCB） 中，通孔在降低信號(hào)完整性性能方面一直飽受詬病。然而，過(guò)孔的使用是不可避免的。在標(biāo)準(zhǔn)的電路板上，元器件被放置在頂層，而差分對(duì)的走線在內(nèi)層。內(nèi)層的電磁輻射和對(duì)與對(duì)之間的串?dāng)_較低。必須使用過(guò)孔將電路板平面上的組件與內(nèi)層相連。
幸運(yùn)的是，可設(shè)計(jì)出一種透明的過(guò)孔來(lái)最大限度地減少對(duì)性能的影響。
1. 過(guò)孔結(jié)構(gòu)的基礎(chǔ)知識(shí)
讓我們從檢查簡(jiǎn)單過(guò)孔中將頂部傳輸線與內(nèi)層相連的元件開(kāi)始。圖1是顯示過(guò)孔結(jié)構(gòu)的3D圖。有四個(gè)基本元件：信號(hào)過(guò)孔、過(guò)孔殘樁、過(guò)孔焊盤(pán)和隔離盤(pán)。
過(guò)孔是鍍?cè)陔娐钒屙攲优c底層之間的通孔外的金屬圓柱體。信號(hào)過(guò)孔連接不同層上的傳輸線。過(guò)孔殘樁是過(guò)孔上未使用的部分。過(guò)孔焊盤(pán)是圓環(huán)狀墊片，它們將過(guò)孔連接至頂部或內(nèi)部傳輸線。隔離盤(pán)是每個(gè)電源或接地層內(nèi)的環(huán)形空隙，以防止到電源和接地層的短路。
圖1：?jiǎn)蝹€(gè)過(guò)孔的3D圖
2. 過(guò)孔元件的電氣屬性
如表格1所示，我們來(lái)仔細(xì)看一看每個(gè)過(guò)孔元件的電氣屬性。
表1：圖1中顯示的過(guò)孔元件的電氣屬性
一個(gè)簡(jiǎn)單過(guò)孔是一系列的π型網(wǎng)絡(luò)，它由兩個(gè)相鄰層內(nèi)構(gòu)成的電容-電感-電容 （C-L-C） 元件組成。表格2顯示的是過(guò)孔尺寸的影響。
表2：過(guò)孔尺寸的直觀影響
通過(guò)平衡電感與寄生電容的大小，可以設(shè)計(jì)出與傳輸線具有相同特性阻抗的過(guò)孔，從而變得不會(huì)對(duì)電路板運(yùn)行產(chǎn)生特別的影響。還沒(méi)有簡(jiǎn)單的公式可以在過(guò)孔尺寸與C和L元件之間進(jìn)行轉(zhuǎn)換。3D電磁 （EM） 場(chǎng)解算程序可以根據(jù)PCB布局布線中使用的尺寸來(lái)預(yù)測(cè)結(jié)構(gòu)阻抗。通過(guò)重復(fù)調(diào)整結(jié)構(gòu)尺寸和運(yùn)行3D仿真，可優(yōu)化過(guò)孔尺寸，來(lái)實(shí)現(xiàn)所需阻抗和帶寬要求。
3. 設(shè)計(jì)一個(gè)透明的差分過(guò)孔
我們?cè)谥暗奶又杏懻撨^(guò)，在實(shí)現(xiàn)差分對(duì)時(shí)，線路A與線路B之間必須高度對(duì)稱。這些對(duì)在同一層內(nèi)走線，如果需要一個(gè)過(guò)孔，必須在兩條線路的臨近位置上打孔。由于差分對(duì)的兩個(gè)過(guò)孔距離很近，兩個(gè)過(guò)孔共用的一個(gè)橢圓形隔離盤(pán)能夠減少寄生電容，而不是使用兩個(gè)單獨(dú)的隔離盤(pán)。接地過(guò)孔也被放置在每個(gè)過(guò)孔的旁邊，這樣的話，它們就能夠?yàn)锳和B過(guò)孔提供接地返回路徑。
圖2顯示的是一個(gè)地-信號(hào)-信號(hào)-地 （GSSG） 差分過(guò)孔結(jié)構(gòu)示例。兩個(gè)相鄰過(guò)孔間的距離被稱為過(guò)孔間距。過(guò)孔間距越小，互耦合電容越多。
圖2：使用背面鉆孔的GSSG差分過(guò)孔
不要忘記，在傳輸速率超過(guò)10Gbps時(shí)，過(guò)孔殘樁會(huì)嚴(yán)重影響高速信號(hào)完整性。幸運(yùn)的是，有一種背面鉆孔PCB制造工藝，此工藝可以在未使用的過(guò)孔圓柱上鉆孔。根據(jù)制造工藝公差的不同，背面鉆孔去除了未使用的過(guò)孔金屬，并最大限度地將過(guò)孔殘樁減少到10mil以下。
3D EM仿真器用來(lái)根據(jù)所需的阻抗和帶寬來(lái)設(shè)計(jì)差分過(guò)孔。這是一個(gè)反復(fù)的過(guò)程。此過(guò)程重復(fù)地調(diào)整過(guò)孔尺寸，并運(yùn)行EM仿真，直到實(shí)現(xiàn)所需的阻抗和帶寬。
4. 如何驗(yàn)證性能
圖2中顯示的差分過(guò)孔設(shè)計(jì)已構(gòu)建完畢并經(jīng)測(cè)試。測(cè)試樣片包括頂層的一對(duì)差分線，之后是到內(nèi)部差分線的差分過(guò)孔，然后第二對(duì)差分過(guò)孔再次連接至頂層的球狀引腳柵格陣列封裝 （BGA） 接地焊盤(pán)。信號(hào)路徑的總長(zhǎng)度大約為1330mil。我用差分時(shí)域反射儀 （TDR） 測(cè)得其差分阻抗，用網(wǎng)絡(luò)分析儀測(cè)得了帶寬，并用高速示波器測(cè)量了數(shù)據(jù)眼圖來(lái)了解其對(duì)信號(hào)的影響。圖3，4，5分別顯示了阻抗、帶寬和眼圖。左圖是使用背面鉆孔時(shí)的測(cè)試結(jié)果，而右圖是無(wú)背面鉆孔的測(cè)試結(jié)果。在圖5中的帶寬波特圖中，我們可以很清楚地看到背面鉆孔對(duì)于在數(shù)據(jù)速率大于10Gbps 的情況下實(shí)現(xiàn)高性能是必不可少的。
使用背面鉆孔，ZDIFF大約為85？ 無(wú)背面鉆孔，ZDIFF大約為58？
圖3：TDR阻抗波特圖
12.5GHz時(shí)的插入損耗大約為3dB 12.5GHz時(shí)的插入損耗大于8dB
圖4：頻率響應(yīng)
使用背面鉆孔時(shí)，數(shù)據(jù)眼是打開(kāi)的 無(wú)背面鉆孔時(shí)，數(shù)據(jù)眼是關(guān)閉的
圖5:25Gbps時(shí)的數(shù)據(jù)眼圖
TI擁有豐富的高速信號(hào)調(diào)理集成電路 （IC）產(chǎn)品庫(kù)，諸如retimer和redriver。它們有助于減輕和緩解所有類型差分對(duì)的缺陷和高插入損耗，從而實(shí)現(xiàn)先進(jìn)系統(tǒng)中的可靠數(shù)據(jù)通信并擴(kuò)展傳輸距離。