您好,歡迎來電子發(fā)燒友網(wǎng)! ,新用戶?[免費注冊]

您的位置:電子發(fā)燒友網(wǎng)>電子元器件>集成電路>

CMOS電路設(shè)計問題

2009年11月21日 15:05 srfitnesspt.com 作者:佚名 用戶評論(0

一則CMOS電路設(shè)計問題

這次遇到的問題是這樣的,由于LDO電源輸出能力有限,同時也是保證可靠性,某些保護電路必須直接電源上,這里需要注釋的是,LIMP HOME“跛行回家”即使我們的5V系統(tǒng)出現(xiàn)了問題,我們也必須保證部分重要的功能能繼續(xù)工作,因此為了滿足這個條件,關(guān)鍵信號供電只能是直接接電池。
這次第一個出問題的是一個CMOS的與門(HE4000B系列的)。
我們的控制信號出自MCU(5V的系統(tǒng)),而與門的系統(tǒng)供電是12V的,因此兩個電平不兼容,導致了MCU的高低電平統(tǒng)一被與門CMOS芯片識別成低電平。

2009112115543838.JPG


我們在設(shè)計轉(zhuǎn)換電平的時候,有兩個問題需要我們?nèi)プ⒁?br /> 1.要相同的邏輯,不能做成反邏輯
2.在正常狀態(tài)下,不能允許大的電流(為了符合靜態(tài)電流的要求)這里設(shè)計的是低有效電路,因此在輸出高的時候不能出現(xiàn)大的靜態(tài)電流。
可行的改進設(shè)計為:

2009112115544888.jpg



不過一波未平一波又起,由于ISO16750的規(guī)定

2009112115544466.JPG


而我們的與門能夠承受的電壓為18~20V,這也是所有CMOS的IC的極限電壓,因此該芯片華麗的燒毀了(在我們做1分鐘的Jump Start實驗的時候)
我們的解決方案,加個齊納管15V鉗位

2009112115544314.JPG


電阻需要仔細斟酌,因為在24V的時候,有7V的電壓在電阻上面,要限制齊納管的電流防止其過熱,同時又要保證CMOS的正常工作電流下,電壓不會下降的太厲害。
V.CMOS=V.BATT-R.limit×I.AND
I.zener_max=(24-15)/R.limit
以上需要綜合考慮。

非常好我支持^.^

(0) 0%

不好我反對

(0) 0%

( 發(fā)表人:steve )

      發(fā)表評論

      用戶評論
      評價:好評中評差評

      發(fā)表評論,獲取積分! 請遵守相關(guān)規(guī)定!

      ?