V1/3和V2/4 電壓 - 精密放大器準(zhǔn)確的Spice模型建立

?

　　其中，兩個(gè)二極管都是T=25°C時(shí)VT=0.02585V，IS=1×10-12A。對(duì)于正的輸入電壓擺幅，模型將輸出電壓箝位于一個(gè)等于VCC+VD2/4-V1/3的值，對(duì)負(fù)輸入電壓擺幅為?VEE?V2/4+ VD3/5。從噪聲角度考慮，將R11和R12的值選擇為1Ω：

?

　　計(jì)算出G7和G8的值：

?

　　查看數(shù)據(jù)表中的CMRR-頻率圖，可以估算出共模極點(diǎn)頻率fPCM。由該頻率可以算出電感值：

?

　　將輸出級(jí)的跨導(dǎo)設(shè)為2ROUT的倒數(shù)：

?

　　這個(gè)步驟通過G7、G8、G9和G10獲得了單位增益。輸出電阻建立為2ROUT，這是考慮了輸出電流必須來自一個(gè)電源軌：

?

　　現(xiàn)在可以算出V5：

?

　　取第一項(xiàng)的絕對(duì)值，就可以得出V6的絕對(duì)值：

?

　　仿真結(jié)果

　　一旦計(jì)算完了模型的所有參數(shù)，就可以運(yùn)行仿真了。仿真與數(shù)據(jù)表給出的器件性能有良好的關(guān)聯(lián)(圖4至圖9)。IC的數(shù)據(jù)表提供了仿真與真實(shí)結(jié)果的更多比較。現(xiàn)代計(jì)算機(jī)的能力可以快速解算出一個(gè)輸入級(jí)包含五只雙極晶體管的模型。這些晶體管各自都有專門的模型參數(shù)。用這種方法得到的仿真結(jié)果接近于器件的測量結(jié)果。另外，你可以用這個(gè)過程對(duì)一位數(shù)納伏噪聲的參數(shù)作建模。由于這種方法能為小電源電流建模，因此最適用于低噪聲的微功率放大器。

　　參考文獻(xiàn)

　　1.Alexander, Mark, and Derek F Bowers, “SPICE-Compatible Op Amp Macro- Models,” Application Note AN-138, Analog Devices, February 1990.

　　2.“Precision Single and Dual Low Noise Operational Amplifiers, ISL28127, ISL28227,” Intersil Data Sheet, Dec 16, 2010.

　　3.Bowers, Derek F, “Minimizing Noise in Analog Bipolar Circuit Design,” IEEE Proceedings of the 1989 Bipolar Circuits and Technology Meeting, Sept 18, 1989, pg 107.

?

?

?

?

?

?

　　附文1，典型輸入級(jí)

　　本文中的模型針對(duì)有一個(gè)雙極晶體管輸入級(jí)的運(yùn)放。很多現(xiàn)代放大器采用了NMOS輸入晶體管。還有一些現(xiàn)代運(yùn)放使用了PMOS晶體管輸入級(jí)(。你需要確定需要建模運(yùn)放的輸入級(jí)結(jié)構(gòu)，然后才能使用適合的輸入級(jí)邏輯圖。JFET輸入的邏輯圖未提供，但它們可在文獻(xiàn)中找到。

　　附文2，VCCS級(jí)工作原理

　　當(dāng)G1和G2的輸入電壓增加時(shí)，合成后輸出電流的增加將提高中點(diǎn)的電壓。當(dāng)輸入的電壓降低時(shí)，中點(diǎn)電壓將降低。如果將該級(jí)的gm 設(shè)定為等于并聯(lián)電阻的倒數(shù)，則該級(jí)有正的單位增益?？梢詷?gòu)想一個(gè)等效于差分電路的單端電路。這樣有助于想象流經(jīng)這些級(jí)的信號(hào)流。