高速ADC的動態(tài)性能參數(shù)和基于DSP技術(shù)的測試方法研究

高速ADC是信號處理機的不可欠缺的組成部分，其性能的好壞對信號處理系統(tǒng)的整體性能也至關(guān)重要。通常ADC的技術(shù)參數(shù)是由生產(chǎn)廠商提供，可作為設(shè)計的重要依據(jù)，但是在電路板上形成的ADC模塊的性能如何，還與ADC的周邊電路或輸入信號密切相關(guān)，比如參考電壓源、取樣時鐘、輸入運算放大器以及電源，地線和信號線上的干擾等。因此有必要在線評估高速ADC模塊的動態(tài)性能，分析其對信號處理機系統(tǒng)性能的影響。本文介紹了一種在信號處理機實際設(shè)備上在線評估高速ADC模塊的動態(tài)性能的的方法。該方法利用信號處理機本身的數(shù)據(jù)采集能力，通過在模擬輸入端增加標(biāo)準(zhǔn)測試信號，經(jīng)過AD轉(zhuǎn)換后，由信號處理機的DSP讀入轉(zhuǎn)換結(jié)果，通過DSP仿真系統(tǒng)將數(shù)據(jù)讀入PC機，然后利用MATLAB軟件對數(shù)據(jù)進行頻譜分析，最終計算出SNR，SENAD等幾項動態(tài)參數(shù)。本文還給出了具體測試結(jié)果及其分析，并對高速ADC模塊設(shè)計給出了一些意見。

一、高速ADC的動態(tài)性能參數(shù)

評估ADC動態(tài)性能的主要參數(shù)定義如下：

1、信噪比（dB）

其中Asignal為滿幅度正弦模擬輸入信號的均方根值，Anoise為所有噪聲源之和的均方根。

2、信噪失真比（SINAD）

其中AHarmonic為各次諧波（除直流外）的頻率分量的均方根之和。

3、有效比特位數(shù)（ENOB）

其中N是轉(zhuǎn)換電路的量化比特位數(shù)，A測量誤差下為測量噪聲平均值，A測量誤差為量化誤差平均值。

4、總諧波失真其中，AF_IN為輸入信號基波的均方根值，AHD_2下至AHD_N為采樣所得信號頻域中2次到N次諧波分量的均方根值。

5、無雜散動態(tài)范圍其中，AF_IN為輸入信號基波分量的均方根值，AHD_MAX為采樣波形頻譜中最大失真諧波分量或最大雜散信號的均方根值。

通過這些參數(shù)的定義，可以看出高速ADC電路的大部分動態(tài)參數(shù)能在頻域上表現(xiàn)出來；所以對高速ADC電路進行頻域的測試可以獲得相應(yīng)的動態(tài)性能參數(shù)。

二、傳統(tǒng)的測試方法

傳統(tǒng)測試中，利用一個精度比被測模數(shù)轉(zhuǎn)換電路精度高2位以上的DAC產(chǎn)生一個單頻正弦波作為被測模數(shù)轉(zhuǎn)換電路的測試信號，在被測電路的后端也接一個DAC將波形恢復(fù)。如圖1。

這種測試結(jié)構(gòu)簡單，直觀。但是在工程實踐中為了評估模數(shù)電路必須增加一塊DAC電路，會與實際模塊連接困難和引入DAC的誤差。因此在線評估不好采用。

三、基于DSP技術(shù)的測試方法

利用DSP技術(shù)可構(gòu)成簡便且準(zhǔn)確的測試結(jié)構(gòu)，在ADC電路的后端利用數(shù)字信號處理器將輸出數(shù)據(jù)采集保存起來，然后利用DSP仿真設(shè)備的JTAG接口將數(shù)據(jù)傳送到PC機中，利用Matlab軟件進行相關(guān)頻域處理，以獲得高速模數(shù)轉(zhuǎn)換電路的實際轉(zhuǎn)換特性參數(shù)。結(jié)構(gòu)如圖2所示。

在這里用基于DSP的頻域分析工具替代了模擬的測試儀表，可以提供更高精度及可重復(fù)觀察的測試結(jié)果。將數(shù)據(jù)采集到PC機中后，在Matlab這一平臺中將時域的離散信號波形通過DFT（FFT）算法轉(zhuǎn)換到頻域。在頻域中根據(jù)定義求出相關(guān)的動態(tài)性能參數(shù)。在輸入信號沒有失真的理想情況下，輸入模擬量為正弦波時，輸出頻譜應(yīng)為頻率等于輸入頻率的沖激函數(shù)圖形。事實上，ADC的量化誤差，轉(zhuǎn)換器內(nèi)部各種噪聲，甚至包括測試系統(tǒng)噪聲，都會在頻譜圖上噪聲背景中體現(xiàn)出來?；贔FT信號分析的基本函數(shù)就是FFT本身和功率譜。FFT 算法中假設(shè)離散時間序列可以精確地在整個時域進行周期延拓，所有包含該離散時間序列的信號為周期函數(shù)，周期與時間序列的長度相關(guān)。然而如果時間序列的長度不是信號周期的整數(shù)倍，即，就會發(fā)生頻譜泄漏。這里是輸入信號頻率；Fsample是采樣頻率；Nwndows窗函數(shù)長度；Nrecord采樣信號數(shù)據(jù)長度。在測試中一般選用采用漢寧（Hanning）窗函數(shù)，以減少頻譜泄漏。

求出采樣輸出信號的頻譜后，要得到相關(guān)測試參數(shù)值還得確定信號基頻及各次諧波的位置。下面給出頻率分量及其鏡像的關(guān)系如圖3所示。設(shè)Fo為位于奈奎斯特區(qū)間（DC～Fs/2）的一個頻率。又令Fk為頻帶中Fo的鏡像，又稱Fo為的第k次鏡像。

圖3 頻率分量及其鏡像分量關(guān)系示意圖

所有鏡像間的關(guān)系可如下表示：

從上面的關(guān)系可看出，對于奇偶次鏡像分量而言，都能在奈奎斯特區(qū)間內(nèi)找到它們對應(yīng)的頻率分量，也就是說對于任意的超出奈奎斯特區(qū)間的諧波分量都可以在奈奎斯特區(qū)間內(nèi)找到其鏡像分量。如果，諧波位于奈奎斯特區(qū)間內(nèi)，可直接計算得到諧波位置；要是諧波超出奈奎斯特區(qū)間，則要估計上面的鏡像方法來獲得諧波的數(shù)據(jù)。

四、基于信號處理機的ADC模塊測試

我們對信號處理機的電路板的高速ADC模塊進行了在線測試。圖4中虛框所包圍的部分是信號處理機的模數(shù)轉(zhuǎn)換電路。DSP21065L將采集到的數(shù)據(jù)存儲在內(nèi)部存儲區(qū)中，采集完畢后通過DSP仿真系統(tǒng)的JTAG接口將數(shù)據(jù)傳送到PC中，最后在Matlab中進行相關(guān)的數(shù)字信號處理，根據(jù)處理結(jié)果對轉(zhuǎn)換電路的轉(zhuǎn)換性能做相應(yīng)的評估分析。根據(jù)所獲得的模數(shù)轉(zhuǎn)換電路的性能指標(biāo)，可以分析轉(zhuǎn)換電路對信號處理機的影響。

圖中AD轉(zhuǎn)換芯片AD9225為12位精度，最高轉(zhuǎn)換速率為25MSPS，芯片內(nèi)部帶有采樣保持電路和參考電壓源?；拘阅苋缦拢?/p>

lSNR71dB（finput=2.5MHz）

lSINAD 70.7dB（finput=2.5MHz）

lTHD –82Db（finput=2.5MHz）

精度INL：DNL：

4.1部分測試數(shù)據(jù)

測試信號為滿幅度正弦波，每次采樣8192點數(shù)據(jù)，做8192點FFT，得到采樣數(shù)據(jù)頻譜。在不同的采樣頻率和信號頻率下，分別做5次實驗，取平均值。

4.2 測試數(shù)據(jù)分析

12位精度的轉(zhuǎn)換電路，其理論信噪比應(yīng)達74dB，而實際測試中只有60～70dB。說明有除量化噪聲之外的別的噪聲源。實驗中發(fā)現(xiàn)如將轉(zhuǎn)換電路中的模擬電源和數(shù)字電源采用同一電源供電，則信噪比要比二者分別供電時減少大約5～6dB。改善接地的狀況也能有效的提高轉(zhuǎn)換動態(tài)性能，例如，在接地情況不佳的情況下5MHz采樣1.54MHz時的信噪比只有59.7dB，而在改善接地狀況后提高到了61.64dB，提高了1.94dB。實驗數(shù)據(jù)顯示諧波失真較為嚴重，我們分析主要原因是信號源純度偏低。測試的結(jié)果接近AD9225技術(shù)手冊給出的參數(shù)，這說明了該方法的可信度。從SNR值來看，由于測試針對整個高速模數(shù)轉(zhuǎn)換電路，得到的結(jié)果反映的是整個電路的動態(tài)轉(zhuǎn)換特性。由于各輔助電路的影響，使得轉(zhuǎn)換電路的性能低于器件手冊給出的參數(shù)。根據(jù)測試結(jié)果分析，對高速模數(shù)轉(zhuǎn)換電路的設(shè)計提出下列參考意見：

l轉(zhuǎn)換器件后端與數(shù)據(jù)總線間采用數(shù)據(jù)所鎖存器進行隔離驅(qū)動，以減少后端數(shù)據(jù)總線上的噪聲串入模擬電路，降低轉(zhuǎn)換性能。

l模擬電源和數(shù)字電源應(yīng)作隔離處理，以減少模擬端的噪聲。

l選用合適的運放減少諧波失真。

l模擬輸入信號線應(yīng)盡量寬，減少信號失真。

l器件選型時。所選器件的轉(zhuǎn)換精度應(yīng)高于所需精度要求的2個以上有效位數(shù)。

l所選ADC芯片的轉(zhuǎn)換速率應(yīng)大大高于取樣的速度。

五、小結(jié)

本文介紹的對信號處理機高速ADC模塊動態(tài)性能在線評估方法具有簡單，可信度高，便于工程上采用的特點。對信號處理機系統(tǒng)性能的評估與分析都有很好的參考價值。

責(zé)任編輯：gt