數(shù)字下變頻概念及matlab實(shí)驗(yàn)結(jié)果

1.數(shù)字下變頻介紹

數(shù)字下變頻是一種廣泛應(yīng)用于數(shù)字無(wú)線電接收機(jī)的數(shù)字信號(hào)處理技術(shù)，其主要目的是經(jīng)過(guò)數(shù)字混頻將A/D轉(zhuǎn)換輸出的中頻信號(hào)搬移至基帶，然后通過(guò)濾波，抽取完成信道提取的任務(wù)，如下所示：

主要的電路模塊由四部分組成：數(shù)控震蕩、數(shù)字混頻、數(shù)字濾波、采樣抽取。

2.matlab結(jié)果

(1)首先使用matlab對(duì)整個(gè)過(guò)程進(jìn)行驗(yàn)證，輸入信號(hào)中頻f0 =4.5MHz；采樣頻率fs=40/3*f0；采樣時(shí)間為1us，輸入信號(hào)和NCO輸出相乘，得到I、Q兩路信號(hào)，分別對(duì)輸入信號(hào)和NCO相乘結(jié)果做FFT，點(diǎn)數(shù)為256點(diǎn)，點(diǎn)數(shù)的選擇不是固定的，可以參考之前介紹FFT的文章，其信號(hào)以及頻譜如下：

(2)如上圖所示，濾波器的作用就是濾除-8.9MHz的頻率，濾波器設(shè)計(jì)采用matlab的Filter Design，F(xiàn)IR濾波器設(shè)計(jì)也可以參考之前的文章，設(shè)計(jì)濾波器如下：

(3)由于采樣率比較低，這里就不做抽取，最后信號(hào)的頻譜如下所示：

3.FPGA實(shí)現(xiàn)

我們使用DDS代替信號(hào)輸入，然后通過(guò)復(fù)數(shù)乘法器和NCO輸出相乘，濾波器的系數(shù)直接導(dǎo)入matlab生成的系數(shù)即可：

針對(duì)以上系統(tǒng)結(jié)構(gòu)，每次觸發(fā)采集1us的數(shù)據(jù)，NCO和DDS的數(shù)據(jù)同時(shí)產(chǎn)生，由phase_tvalid控制，mux_data包括兩路信號(hào)，如上圖所示，復(fù)數(shù)乘法器的輸出分為兩路做濾波，具體時(shí)序設(shè)計(jì)如下：

最后實(shí)際結(jié)果和matlab數(shù)據(jù)進(jìn)行比對(duì)，數(shù)據(jù)比對(duì)的時(shí)候要注意位寬量化的問(wèn)題：

(1) vivadoIP核沒(méi)有提供復(fù)數(shù)乘法器的matlab仿真模型，可以直接使用點(diǎn)乘來(lái)代替，但是要量化之后才能把數(shù)據(jù)輸入濾波器，不然的話，后續(xù)數(shù)據(jù)比對(duì)就會(huì)出現(xiàn)問(wèn)題

DDS和NCO的輸出分別是16位的數(shù)據(jù)，由復(fù)數(shù)乘法器的輸入和輸出端口的結(jié)構(gòu)可以知道

如果不進(jìn)行輸出截位，輸出為33位，我們這里設(shè)置輸出為16位，也就是截取高16位，在matlab里可以這樣做，截掉低17位。
s_fix = s_in.*s_nco

floor(s_fix/2^17)

其中輸出舍入方式要與IP核中的一致。

(2) 濾波器輸出要注意，輸入的數(shù)據(jù)是fix16_15，我們?cè)O(shè)置輸出為18位，輸出的數(shù)據(jù)是fix18_16

對(duì)輸入和輸出做如下量化：

按照上述操作，matlab輸出的數(shù)據(jù)和FPGA的輸出是一致的。