為什么組件集成對天基PLL合成器很重要

作者：Liam Keese，德州儀器公司時鐘和計時產(chǎn)品應(yīng)用經(jīng)理。

為空間應(yīng)用創(chuàng)建鎖相環(huán) (PLL) 合成器需要多個單獨的組件和分立集成電路 (IC)，它們占用大量體積并增加了大量質(zhì)量。典型的 PLL 設(shè)計可能包括一個分立的壓控振蕩器 (VCO)、一個合成器，通常還有一個額外的預(yù)分頻器/分頻器或一個輸出乘法器以適應(yīng)更高的頻率。在某些情況下，甚至使用離散的鑒相器/電荷泵來最小化系統(tǒng)噪聲。

憑借大量關(guān)鍵組件，尺寸和復(fù)雜性可能會給工程師開發(fā)更小、更輕的系統(tǒng)并發(fā)射到太空帶來設(shè)計挑戰(zhàn)也就不足為奇了。

這與工程師在第一代移動設(shè)備中實施射頻 (RF) 和微波組件時所面臨的挑戰(zhàn)類似。依靠當(dāng)時可用的 IC，這些手持設(shè)備需要大量的分立元件——導(dǎo)致設(shè)備昂貴、體積大，電池壽命極短。

雖然手機(jī)和衛(wèi)星系統(tǒng)中的合成器有很大不同的要求，但它們在保持性能同時減少質(zhì)量/體積方面面臨相同的挑戰(zhàn)。那么，我們是如何從磚塊大小的純語音電話轉(zhuǎn)變?yōu)槲覀兘裉焓褂玫臅r尚、便攜、支持?jǐn)?shù)據(jù)的智能手機(jī)，衛(wèi)星系統(tǒng)設(shè)計人員如何簡化他們的 PLL 設(shè)計？通過將射頻和合成器組件集成到單片射頻 IC 中。

集成對于今天的設(shè)計師來說并不是一個陌生的概念，也不局限于空間或手機(jī)設(shè)計。通信衛(wèi)星采用范圍廣泛的射頻和微波頻率。衛(wèi)星對地和星間通信系統(tǒng)日益復(fù)雜，需要新的架構(gòu)概念。

現(xiàn)有的分立合成器解決方案包含多個組件，包括多個 VCO、PLL 分頻器、電荷泵和支持電路，可占用 8 × 10 英寸的占位面積。通過更高的集成度，可以將相同的功能安裝到 1 × 1 英寸的印刷電路板區(qū)域中。

重要的是盡量減少整體功耗，以避免任何額外熱量散發(fā)的問題。使用集成低壓差穩(wěn)壓器提供內(nèi)部電源，無需更多外部抗輻射組件。

集成還有助于提高可靠性。與使用分立 VCO 模塊相比，使用集成多核 VCO 實現(xiàn)寬帶合成器是一種直觀且更具成本效益的方法，可最大限度地減小系統(tǒng)尺寸。溶液表面積越小，雜散重離子撞擊關(guān)鍵部件并破壞正常運行的機(jī)會就越低。圖 1?提供了適用于完全或部分集成到單片 RF IC 中的 PLL/合成器功能塊的視覺參考。

圖 1：用于完全或部分集成到單片 RF IC 中的 RF PLL/合成器功能塊

然而，對于現(xiàn)代衛(wèi)星 PLL 合成器設(shè)計，集成只是創(chuàng)建真正“空間就緒”設(shè)計的開始。工程師還應(yīng)考慮一些性能指標(biāo)，以進(jìn)一步減少星載 PLL 的解決方案尺寸和質(zhì)量，包括：

輻射免疫

寬頻率范圍

低噪音性能

時鐘同步

輻射免疫

太空中的硬真空并不是最受人歡迎的環(huán)境，尤其是對于電子元件而言。鑒于大量的輻射，設(shè)備必須準(zhǔn)備好在太空中生存并按預(yù)期運行。輻射容限要求取決于任務(wù)剖面。太空就緒設(shè)備是一種抗輻射 IC，能夠承受高總電離劑量 (TID)，提供足以在地球同步軌道上安全運行多年的保護(hù)水平。

無論您是計劃發(fā)射衛(wèi)星成像有效載荷還是完成星際旅行，都必須考慮 TID。TID 量化了任務(wù)期間隨時間累積的帶電粒子輻射量，并且必須針對每個半導(dǎo)體晶圓或晶圓批次進(jìn)行測試。雖然典型的半導(dǎo)體工藝變化可能對器件的電氣性能幾乎沒有影響，但不同條件下的輻射硬度性能可能存在顯著波動。

太空就緒設(shè)備也在光束下進(jìn)行單粒子效應(yīng) (SEE) 測試。驗證對各種 SEE 故障機(jī)制的免疫力可通過重離子轟擊宇宙射線引起的破壞性事件確保設(shè)備功能。高輻射環(huán)境中的太空任務(wù)將要求 SEE 抗擾度水平具有任務(wù)剖面可接受的平均故障間隔時間 (MTBF)，而低地球軌道衛(wèi)星可能具有可接受的 MTBF，該值略低一些。

在選擇太空就緒設(shè)備時，重要的是選擇一家具有為此類超高可靠性環(huán)境生產(chǎn)硬件的成熟傳統(tǒng)的半導(dǎo)體制造商。業(yè)內(nèi)人士了解這種情況的嚴(yán)重性，要求設(shè)備具有抗輻射能力，并來自合格制造商清單 V 類。對于為太空飛行而開發(fā)的半導(dǎo)體產(chǎn)品，晶圓批次通常會進(jìn)行輻射性能表征以及輻射批次驗收測試 (RLAT)，其中對來自每個晶圓批次或晶圓的樣品進(jìn)行測試并符合一定水平的 TID，以便設(shè)備可以被認(rèn)為是抗輻射和空間就緒的。

寬頻率范圍

通信衛(wèi)星使用范圍廣泛的射頻和微波頻率，因此頻率范圍和靈活性也是任何 PLL/VCO 構(gòu)建模塊的關(guān)鍵參數(shù)。RF 時鐘系統(tǒng)的范圍可以從 100 MHz 到超過 X 波段 (>12 GHz)。在最好的情況下，您可以使用相同的寬帶組件進(jìn)行設(shè)計，無論是開發(fā) 12 至 18 GHz Ku 波段的固定波束成形衛(wèi)星發(fā)射器系統(tǒng)、頻率捷變射頻通信接收器還是高性能 L 波段 GPS系統(tǒng)。多個應(yīng)用程序中的組件重用還減少了對多個設(shè)備進(jìn)行鑒定的需要，并有助于更好地管理飛行時間風(fēng)險。

為了涵蓋各種應(yīng)用，RF 輸出頻率應(yīng)該在很寬的頻率范圍內(nèi)進(jìn)行編程，并且建立的延遲時間非常短。與堆疊分立 VCO 模塊相比，在設(shè)計集成解決方案時，實施多核 VCO 是一種更容易的技術(shù)。分頻器可以幫助將范圍擴(kuò)展到較低的頻率，還可以降低寬帶噪聲。

低噪音性能

通信系統(tǒng)——尤其是衛(wèi)星中的通信系統(tǒng)——需要一個低抖動時鐘源來對輸入的模擬接收信號進(jìn)行采樣，構(gòu)建任何發(fā)射機(jī)調(diào)制波形，并在各種子系統(tǒng)之間提供同步。時鐘源中的任何相位噪聲或抖動都會在模擬信號的采樣值中引入噪聲。時鐘源中的過度抖動或集成相位噪聲可能會限制可實現(xiàn)的信噪比和/或最大工作帶寬。

高性能 PLL?的設(shè)計人員努力限制各種噪聲源的影響。一種主要的噪聲源是 PLL 噪聲本底品質(zhì)因數(shù) (FOM)，由于其平坦的頻率響應(yīng)與頻率之間的關(guān)系，有時也稱為平坦噪聲。近端相位噪聲或 1/f 噪聲主要是 VCO 有源電路的一個因素。歸一化 1/f 噪聲和 FOM 的典型值分別優(yōu)于 –120 dBc/Hz 和 –230 dBc/Hz。您通常可以在產(chǎn)品數(shù)據(jù)表中找到這兩種噪聲源的源數(shù)據(jù)。

PLL N 分頻器還會以 20 logN 的速率添加噪聲，因此一般來說，更高的鑒相器頻率會產(chǎn)生更好的輸出噪聲。輸出分壓器 D 具有相反的效果；但是，它可以將輸出噪聲降低 20 logD，但需要權(quán)衡增加的復(fù)雜性和電流。這些噪聲源以及環(huán)路帶寬將決定 PLL 的噪聲性能。

時鐘同步

在星載應(yīng)用中為多個數(shù)據(jù)轉(zhuǎn)換器計時或創(chuàng)建波束成形陣列時，一個常見問題是如何保持同步。時鐘源之間的偏斜或時序偏移和不確定的延遲會使維持高速穩(wěn)健的通信鏈路變得困難。單片合成器可以輕松集成配置相位同步功能，以幫助在多通道系統(tǒng)中實現(xiàn)低偏移。確定性同步不需要在時鐘路徑之間相同，只要它是確定性和可重復(fù)的。及時向前或向后“步進(jìn)”合成器輸出允許您使用在上電時保持一致的設(shè)置來調(diào)整相對時鐘偏差。

為高速數(shù)據(jù)轉(zhuǎn)換器（例如 SYSREF）提供時鐘的久經(jīng)考驗的技術(shù)支持符合聯(lián)合電子設(shè)備工程委員會 JESD204B 標(biāo)準(zhǔn)，如圖2 所示。目標(biāo)是實現(xiàn)從輸入到輸出的確定性相位，并允許將時鐘到時鐘的偏移調(diào)整到小于 10 ps。延遲一致的事實意味著它可以在軟件中進(jìn)行糾正，或者允許支持生成或重復(fù)符合 JESD204B 標(biāo)準(zhǔn)的 SYSREF。

圖 2：使用 JESD204B/C 的典型系統(tǒng)時鐘圖

準(zhǔn)備起飛了嗎？

如果您正在尋找啟動空間就緒射頻合成器項目或?qū)ふ胰绾卧诂F(xiàn)有設(shè)計平臺中節(jié)省空間，希望就在眼前。一些關(guān)鍵要求現(xiàn)在在開始時更容易檢查，通過集成 RF IC 技術(shù)幫助您解決空間就緒設(shè)計的困難性能要求。

審核編輯：湯梓紅