超結(jié)理論應(yīng)用：平面VDMOS結(jié)構(gòu)與超結(jié)MOSFET技術(shù)介紹

超結(jié)VDMOS是一種發(fā)展迅速、應(yīng)用廣泛的新型功率半導(dǎo)體器件。

它在常規(guī)縱向雙擴散金屬氧化物半導(dǎo)體（VDMOS）基礎(chǔ)上，引入超結(jié)（Superjunction）結(jié)構(gòu)，使之既具有VDMOS輸入阻抗高、開關(guān)速度快、工作頻率高、電壓控制、熱穩(wěn)定性好、驅(qū)動電路簡單的特性，又克服了VDMOS的導(dǎo)通電阻隨擊穿電壓急劇增大的缺點，提升了系統(tǒng)效率。

目前超結(jié)VDMOS已廣泛應(yīng)用于電腦、手機、照明等消費電子領(lǐng)域、服務(wù)器電源、通訊電源等工業(yè)電子領(lǐng)域、以及充電樁、車載充電機等汽車電子領(lǐng)域。

一、超結(jié)理論

功率器件要得到較高的擊穿電壓，就必須使用較厚的外延層漂移區(qū)與較低的摻雜濃度，常規(guī)VDMOS的特征導(dǎo)通電阻與擊穿電壓關(guān)系如下式所示[1]：

因而特征導(dǎo)通電阻會隨著擊穿電壓的增大而急劇增大，對于常規(guī)結(jié)構(gòu)功率器件的導(dǎo)通電阻受此“硅限”的約束而無法進一步降低。在傳統(tǒng)的VDMOS結(jié)構(gòu)中，阻斷狀態(tài)時漏端加高電壓，Pdody和N型外延層形成的PN結(jié)承受了這一電壓。如下圖左所示外延層的電場近似呈三角形分布，峰值電場出現(xiàn)在上述PN結(jié)處，減小漂移區(qū)的摻雜濃度和增大外延層厚度，可以增大擊穿電壓，但特征導(dǎo)通電阻與擊穿電壓成2.5次方關(guān)系增加。

圖:平面VDMOS結(jié)構(gòu)與超結(jié)MOSFET電場分布圖

為了減小功率器件漂移區(qū)的導(dǎo)通電阻，1988年飛利浦公司的工程師David J. Coe申請的美國專利[2]，首次在橫向高壓MOSFET中提出采用交替的PN結(jié)結(jié)構(gòu)代替?zhèn)鹘y(tǒng)功率器件中低摻雜漂移層作為耐壓層的方法。 1993年，電子科技大學(xué)的陳星弼教授提出了在縱向功率器件[3]中用多個PN結(jié)結(jié)構(gòu)作為漂移層的思想，并把這種結(jié)構(gòu)稱之為“復(fù)合緩沖層”（Composite Buffer Layer）。 1995年，西門子公司的J. Tihanyi申請的美國專利[4]，提出了類似的思路和應(yīng)用。 1997年日本的學(xué)者Tatsuhiko等人對上述概念進行總結(jié)，提出了“超結(jié)”（Superjunction）理論[5]。

在超結(jié)VDMOS中，耐壓層由交替的高摻雜N柱和P柱構(gòu)成，且N柱和P柱中的摻雜總量相等。在導(dǎo)通狀態(tài)下，電流從源區(qū)經(jīng)N柱流到漏區(qū)，P柱中不存在導(dǎo)電通道，而在阻斷狀態(tài)下，超結(jié)VDMOS的漂移區(qū)通過P柱的輔助耗盡作用在較低漏電壓下就完全耗盡，由于完全耗盡，P柱與N柱的等量異種電荷相互抵消而實現(xiàn)電荷平衡，如上圖右所示電場在外延層漂移區(qū)中近似于處處相等，因而擊穿電壓約等于臨界電場與漂移區(qū)長度的乘積，這使得超結(jié)VDMOS的特征導(dǎo)通電阻與其擊穿電壓近似呈線性關(guān)系，而不是傳統(tǒng)器件的2.5方關(guān)系，進而可以減小特征導(dǎo)通電阻[6]。 ?

對于超結(jié)VDMOS的比導(dǎo)通電阻與擊穿電壓的關(guān)系，可由下式表示[7]：

其中，g為與元胞形狀有關(guān)的常數(shù)，取值范圍1~2.5；BVDSS為擊穿電壓，單位V；b為單位元胞寬度，單位μm；RDS(on,sp)的單位是mΩ.cm2。

圖:超結(jié)MOSFET突破常規(guī)VDMOS硅限

二、超結(jié)理論的應(yīng)用

1998年Infineon公司首次將超結(jié)器件商業(yè)化，推出了超結(jié)VDMOS即“CoolMOSTM”，其P柱是采用多次外延和多次離子注入的方式實現(xiàn)的，CoolMOS顯著地降低了導(dǎo)通電阻。目前超結(jié)結(jié)構(gòu)主要有兩種工藝實現(xiàn)方式：多次外延及深槽刻蝕加外延填充。 （一）多次外延工藝 該工藝是在N+襯底上采用多次外延方式生長很厚的外延層漂移區(qū)，每一次外延工藝均伴隨一次P型離子注入，隨后推結(jié)形成連續(xù)的P柱。制作一個約40μm深的的外延層漂移區(qū)，一般需要進行5到6次外延生長和離子注入。 多次外延與深槽外延方式相比工藝難度較低，但制作超結(jié)結(jié)構(gòu)需要多次外延、多次光刻、多次離子注入及推結(jié)過程，大大增加了工藝復(fù)雜度和制造成本。

圖:多次外延工藝超結(jié)VDMOS 采用多次外延工藝的公司有Infineon、ST、Fairchild。

（二）深槽刻蝕加外延填充

該工藝是在N外延層上刻蝕出深溝槽，然后在深溝槽中進行P型外延生長，制作一個約40μm深的P柱，只需進行一次深槽刻蝕及一次深槽外延生長，較多次外延工藝大大簡化了工藝步驟，進而降低了生產(chǎn)成本。

圖:深槽外延工藝超結(jié)VDMOS

采用深槽外延工藝方式的公司有上海華虹、Fairchild、Fuji Electric、Toshiba。 三、龍騰超結(jié)MOS主推產(chǎn)品列表

編輯：黃飛

?