基于FPGA的新型電容數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

摘要：數(shù)據(jù)采集系統(tǒng)的速度制約了電容層析成像技術(shù)在航空發(fā)動(dòng)機(jī)氣路監(jiān)測(cè)系統(tǒng)等高速設(shè)備中的應(yīng)用。為此，設(shè)計(jì)了一種基于FPGA的新型電容數(shù)據(jù)采集系統(tǒng)，采用DDR2存儲(chǔ)技術(shù)和PCI總線技術(shù)實(shí)現(xiàn)了數(shù)據(jù)的高速傳輸。同時(shí)應(yīng)用卡爾曼濾波器代替?zhèn)鹘y(tǒng)的FIR濾波器，有效提高了濾波效率。測(cè)試結(jié)果表明，該系統(tǒng)具有抗干擾能力強(qiáng)、采樣精度高、處理速度快等優(yōu)點(diǎn)。

航卒發(fā)動(dòng)機(jī)結(jié)構(gòu)復(fù)雜、工作環(huán)境惡劣。對(duì)其準(zhǔn)確快速檢測(cè)一直是航空公司面臨的重大技術(shù)難題。

航空發(fā)動(dòng)機(jī)排出的尾氣主要是大量的排放氣體、未完全燃燒液滴以及機(jī)械磨損產(chǎn)生的金屬屑等混合多相流體。通過檢測(cè)、分析這些顆粒物特性，能夠?qū)崟r(shí)地反映發(fā)動(dòng)機(jī)工作狀態(tài)，為發(fā)動(dòng)機(jī)視情維修提供依據(jù)。

電容層析成像技術(shù)ECT(Electrical Capacitance Tomog—raphy)具有非侵入、可視化、響應(yīng)速度快等優(yōu)點(diǎn)，使其在低速多相流體過程參數(shù)檢測(cè)中擁有顯著的優(yōu)勢(shì)_2_。目前， 已有ECT系統(tǒng)在稀相煤粉氣固兩相流檢測(cè)中應(yīng)用的報(bào)道1 31。相關(guān)文獻(xiàn)未見ECT系統(tǒng)對(duì)高溫、高速的航空發(fā)動(dòng)機(jī)尾氣這種特殊氣固兩相流檢測(cè)的報(bào)道。數(shù)據(jù)采集速度是制約ECT系統(tǒng)在航空發(fā)動(dòng)機(jī)尾氣檢測(cè)應(yīng)用中的瓶頸之一。針對(duì)這一問題，本文設(shè)計(jì)了一種新型高速數(shù)據(jù)采集系統(tǒng)，在保證一定精度的同時(shí)顯著提高了數(shù)據(jù)采集的速度。主要包括以下兩方面的工作：
(1)硬件改進(jìn)：應(yīng)用DDR2存儲(chǔ)技術(shù)和PCI總線技術(shù)提高數(shù)據(jù)的吞吐率。
(2)軟件改進(jìn)：應(yīng)用卡爾曼濾波器替代傳統(tǒng)的FIR濾波器，因?yàn)椴恍枰獣r(shí)域和頻域之間的轉(zhuǎn)換，在保汪一定信噪比的同時(shí)，可提高濾波效率。

圖1為ECT系統(tǒng)結(jié)構(gòu)圖，主要由三部分組成：陣列式電容傳感器、數(shù)據(jù)采集與信號(hào)處理單元以及圖像重建與分析顯示單元 。

1 系統(tǒng)總體方案

基于ECT的航空發(fā)動(dòng)機(jī)氣路檢測(cè)系統(tǒng)總體設(shè)計(jì)框圖如圖2所示。

本系統(tǒng)采用兩片F(xiàn)PGA芯片作為核心處理器。一片選用Xilinx公司的Spartan-6系列XC6SLX16—2CSG324，用于控制12 bit高速模數(shù)轉(zhuǎn)換器AD9224直接對(duì)C／V轉(zhuǎn)換電路輸出Vo( )進(jìn)行采樣，并將A／D轉(zhuǎn)換后的信號(hào)存儲(chǔ)到DDR2中。另一片選用了Altera公司的CycloneJl系列EP2C5Q208C8N芯片，實(shí)現(xiàn)存儲(chǔ)數(shù)據(jù)的濾波與相敏解調(diào)，并以DMA 的方式將處理后的數(shù)據(jù)通過PCI總線傳送給上位機(jī)以完成圖像重建。

2 數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)

數(shù)據(jù)采集系統(tǒng)主要由A／D轉(zhuǎn)換、信號(hào)處理和PCI總線數(shù)據(jù)傳輸三大部分組成。

2．1 A／D轉(zhuǎn)換設(shè)計(jì)
由于ECT系統(tǒng)采集到的信號(hào)微弱， 因此，A／D轉(zhuǎn)換電路的精度將直接影響成像效果。本系統(tǒng)采用美國(guó)ADI公司的高速芯片AD9224。AD9224具有12bit的位寬、40 MS／s的轉(zhuǎn)換速率。AD9224的輸入范圍由參考端 唧控制，支持直流或交流耦合的單端或差分輸入。本文所采用的系統(tǒng)激勵(lì)頻率為500 kHz，并且采用串行的方式采集數(shù)據(jù)。因此，選用交流耦合單端輸入方式，如圖3所示。

為了獲得較寬的輸入范圍(2X 唧)，將外部參考電壓 哪的電壓偏置為2V，則運(yùn)放的輸入范圍為一2V～+2V。運(yùn)放在電路中起兩方面作用：一是將
A／D轉(zhuǎn)換電路與前級(jí)電路隔離；二是提高前級(jí)電路的驅(qū)動(dòng)能力。

2．2 數(shù)據(jù)處理模塊的設(shè)計(jì)
為了實(shí)現(xiàn)對(duì)數(shù)據(jù)的快速存儲(chǔ)，在系統(tǒng)中使用了一個(gè)Micron公司的128 MB的DDR2 SDRAM芯片。

圖4給出了DDR2存儲(chǔ)器工作時(shí)的狀態(tài)機(jī)的轉(zhuǎn)換結(jié)構(gòu)圖。系統(tǒng)初始化完成以后，狀態(tài)機(jī)進(jìn)入IDLE狀態(tài)。然后根據(jù)不同的請(qǐng)求指令，狀態(tài)機(jī)轉(zhuǎn)換到相應(yīng)的狀態(tài)，并將指令發(fā)送至DDR2存儲(chǔ)芯片，同時(shí)觸發(fā)計(jì)數(shù)器開始計(jì)數(shù)。當(dāng)滿足規(guī)定的時(shí)間間隔后，控制器可以再次接受新的指令并根據(jù)請(qǐng)求轉(zhuǎn)換為相應(yīng)的工作狀態(tài)。

2．3數(shù)據(jù)傳輸模塊的設(shè)計(jì)
本系統(tǒng)采用的是利用專用PCI接口芯片PCI9054實(shí)現(xiàn)數(shù)據(jù)傳輸，將復(fù)雜的PCI總線接口轉(zhuǎn)換為簡(jiǎn)單的I／0接口。

在進(jìn)行數(shù)據(jù)流的傳輸方面，該板卡采用的是存儲(chǔ)器空間，并用DMA方式進(jìn)行數(shù)據(jù)高速傳輸[61。圖5所示為PCI9054進(jìn)行目標(biāo)設(shè)備DMA讀寫時(shí)的結(jié)構(gòu)圖。主機(jī)或FPGA只需發(fā)出DMA開始信號(hào)后，即可由PCI9054完成DMA 的所有操作?？梢姡珼MA 操作大幅度減輕了主機(jī)端CPU的負(fù)擔(dān)。