PCB設(shè)計(jì)中如何抑制電磁干擾，這里有幾個(gè)準(zhǔn)則及竅門(mén)！

　　電磁兼容性設(shè)計(jì)與具體電路有著密切的關(guān)系，為了進(jìn)行電磁兼容性設(shè)計(jì)，設(shè)計(jì)者需要將輻射（從產(chǎn)品中泄漏的射頻能量）減到，并增強(qiáng)其對(duì)輻射（進(jìn)入產(chǎn)品中的能量）的易感性和抗干擾能力。而對(duì)于低頻時(shí)常見(jiàn)的傳導(dǎo)耦合，高頻時(shí)常見(jiàn)的輻射耦合，切斷其耦合途徑是在設(shè)計(jì)時(shí)務(wù)必應(yīng)該給予充分重視的。本文主要講解PCB設(shè)計(jì)時(shí)要注意的地方，從而減低PCB板中的電磁干擾問(wèn)題

　　PCB的設(shè)計(jì)原則

　　由于電路板集成度和信號(hào)頻率隨著電子技術(shù)的發(fā)展越來(lái)越高，不可避免的要帶來(lái)電磁干擾，所以在設(shè)計(jì)PCB時(shí)應(yīng)遵循以下原則，使電路板的電磁干擾控制在一定的范圍內(nèi)，達(dá)到設(shè)計(jì)要求和標(biāo)準(zhǔn)，提高電路的整體性能。

　　1.電路板的選取

　　PCB設(shè)計(jì)的首要任務(wù)是要適當(dāng)?shù)剡x取電路板的大小，尺寸過(guò)大會(huì)因元器件之間的連線(xiàn)過(guò)長(zhǎng)，導(dǎo)致線(xiàn)路的阻抗值增大，抗干擾能力下降;而尺寸過(guò)小會(huì)導(dǎo)致元器件布置密集，不利于散熱，而且連線(xiàn)過(guò)細(xì)過(guò)密，容易引起串?dāng)_。所以應(yīng)根據(jù)系統(tǒng)所需元件情況，選擇合適尺寸的電路板。

　　電路板分為有單面板、雙面板和多層板。電路板層數(shù)的選取取決于電路要實(shí)現(xiàn)的功能、噪聲指標(biāo)、信號(hào)和網(wǎng)線(xiàn)數(shù)量等。合理的層數(shù)設(shè)置可以減小電路自身的電磁兼容問(wèn)題。通常的選取原則是：

　?、賹?duì)于信號(hào)頻率為中低頻，元器件較少，布線(xiàn)密度屬于較低或中等時(shí)，選用單面板或雙面板;

　?、趯?duì)于布線(xiàn)密度高、集成度高且元器件較多時(shí)采用多層板;

　?、蹖?duì)于信號(hào)頻率高、高速集成電路、元器件密集的選4層或?qū)訑?shù)更多的電路板。多層板在設(shè)計(jì)時(shí)可單獨(dú)某一層作為電源層、信號(hào)層和接地層。信號(hào)回路面積減小，降低差模輻射，為此多層板可以減小電路板的輻射和提高抗干擾能力。

　　2. 電路板元器件的布局

　　在確定PCB尺寸后，應(yīng)先確定特殊元件的位置，根據(jù)電路的功能單元，分塊的對(duì)電路的全部元件進(jìn)行布局。數(shù)字電路單元、模擬電路單元和電源電路單元應(yīng)分開(kāi)，高頻電路單元和低頻電路單元也應(yīng)分開(kāi)。常用電路板的布局原則如下。

　　1）確定特殊元件位置的原則：

　?、侔l(fā)熱元件應(yīng)放置在利于散熱的位置，例如PCB的邊緣，并遠(yuǎn)離微處理器芯片;

　?、谔厥獾母哳l元件應(yīng)緊挨著放置，以縮短他們之間的連線(xiàn);

　?、勖舾性?yīng)遠(yuǎn)離時(shí)鐘發(fā)生器、振蕩器等噪聲源;

　?、?a target="_blank">電位器、可調(diào)電感器、可變電容器、按鍵開(kāi)關(guān)等可調(diào)元件的布局應(yīng)符合整機(jī)的結(jié)構(gòu)需求，方便調(diào)節(jié);

　?、葙|(zhì)量較重的元件應(yīng)采用支架固定;

　　⑥EMI濾波器應(yīng)靠近EMI源放置。

　　2）根據(jù)電路功能單元對(duì)電路的傘部元器件進(jìn)行布局的原則：

　?、俑鞴δ茈娐窇?yīng)按照之間的信號(hào)流向確定相應(yīng)的位置，方便布線(xiàn)；

　?、诿總€(gè)功能電路應(yīng)先確定元件的位置，并圍繞元件放置其他元件，盡量縮短元件之間的連線(xiàn)；

　?、蹖?duì)高頻電路，應(yīng)考慮元件之間的分布參數(shù)；

　?、芊胖糜陔娐钒暹吷系脑?，應(yīng)離電路板邊緣不小于2mm；

　?、?a href="http://srfitnesspt.com/tags/dc/dc/" target="_blank">DC/DC變換器、開(kāi)關(guān)管和整流器應(yīng)盡量靠近變壓器放置，以減小對(duì)外的輻射；

　　⑥調(diào)壓元件和濾波電容器應(yīng)靠近整流二極管放置。

　　3）電源與地的布線(xiàn)原則

　　PCB的電源與地的布線(xiàn)是否合理是整個(gè)電路板減小電磁干擾的關(guān)鍵所在。電源線(xiàn)和地線(xiàn)的設(shè)計(jì)是PCB中不可忽視的問(wèn)題，往往也是難度的一項(xiàng)設(shè)計(jì)，設(shè)計(jì)時(shí)應(yīng)遵循以下原則。

　　1）電源與地的布線(xiàn)技巧

　　PCB上的布線(xiàn)是有阻抗、容抗和感抗等分布參數(shù)的特性。為了減小PCB布線(xiàn)的分布參數(shù)對(duì)高速電子系統(tǒng)的影響，對(duì)電源與地的布線(xiàn)原則為：

　?、僭龃笞呔€(xiàn)的間距以減少電容耦合的串?dāng)_；

　　②電源線(xiàn)和地線(xiàn)應(yīng)平行走線(xiàn)，以使分布電容達(dá)到；

　?、鄹鶕?jù)承載電流的大小，盡量加粗電源線(xiàn)和地線(xiàn)的寬度，減小環(huán)路電阻，同時(shí)使電源線(xiàn)和地線(xiàn)在各功能電路中的走向和信號(hào)的傳輸方向一致，這樣有助于提高抗干擾能力；

　?、茈娫春偷貞?yīng)直接走線(xiàn)在各自的上方，從而減小感抗和使回路面積，盡量使地線(xiàn)走在電源線(xiàn)下面；

　?、莸鼐€(xiàn)越粗越好，一般地線(xiàn)的寬度不小于3mm；

　?、迣⒌鼐€(xiàn)構(gòu)成閉環(huán)路以縮小地線(xiàn)上的電位差值，提高抗干擾能力；

　?、咴诙鄬影宀季€(xiàn)設(shè)計(jì)時(shí)，可將其中一層作為“全地平面”，這樣可以減少接地阻抗，同時(shí)又起到屏蔽作用。

　　2）各功能電路的接地技巧

　　PCB各功能電路的接地方式分為單點(diǎn)接地和多點(diǎn)接地。單點(diǎn)接地根據(jù)連接形式分為單點(diǎn)串聯(lián)接地和單點(diǎn)并聯(lián)接地兩種方式，如圖3和圖4所示。單點(diǎn)串聯(lián)接地由于各接地導(dǎo)線(xiàn)長(zhǎng)度不同，各電路接地阻抗不同，電磁兼容性能降低，常用于保護(hù)接地。單點(diǎn)并聯(lián)接地各電路有獨(dú)自的接地線(xiàn)，因此相互之間的干擾小，但可能延長(zhǎng)接地線(xiàn)，增大接地阻抗，常用于信號(hào)接地、模擬接地、電源接地。多點(diǎn)接地是指各電路都有一個(gè)接地點(diǎn)，如圖5所示。多點(diǎn)接地常用于高頻電路，具有接地線(xiàn)短，接地阻抗值較小，減少高頻信號(hào)的干擾。

　　為了減少接地帶來(lái)的干擾，接地也要滿(mǎn)足一定的要求：

　?、俳拥鼐€(xiàn)盡可能要短，接地面要大；

　　②避免產(chǎn)生不必要的接地回路，減小公共接地的干擾電壓；

　　③接地原則是對(duì)于不同信號(hào)采取不同接地方式，不能把所有接地采取同一接地點(diǎn)；

　　④在設(shè)計(jì)多層PCB時(shí)，要把電源層和接地層盡可能放置在相鄰的層中，以便電路中形成層問(wèn)的電容，減小電磁干擾；

　　⑤盡量避免強(qiáng)電和弱電信號(hào)，數(shù)字和模擬信號(hào)共地。

　　降低噪聲與電磁干擾的24個(gè)竅門(mén)

　?。?） 能用低速芯片就不用高速的，高速芯片用在關(guān)鍵地方。

　?。?） 可用串一個(gè)電阻的辦法，降低控制電路上下沿跳變速率。

　　（3） 盡量為繼電器等提供某種形式的阻尼。

　?。?） 使用滿(mǎn)足系統(tǒng)要求的頻率時(shí)鐘。

　?。?） 時(shí)鐘產(chǎn)生器盡量近到用該時(shí)鐘的器件。石英晶體振蕩器外殼要接地。

　　（6） 用地線(xiàn)將時(shí)鐘區(qū)圈起來(lái)，時(shí)鐘線(xiàn)盡量短。

　　（7） I/O 驅(qū)動(dòng)電路盡量近印刷板邊，讓其盡快離開(kāi)印刷板。對(duì)進(jìn)入印制板的信號(hào)要加濾波，從高噪聲區(qū)來(lái)的信號(hào)也要加濾波，同時(shí)用串終端電阻的辦法，減小信號(hào)反射。

　?。?） MCD 無(wú)用端要接高，或接地，或定義成輸出端，集成電路上該接電源地的端都要接，不要懸空。

　?。?） 閑置不用的門(mén)電路輸入端不要懸空，閑置不用的運(yùn)放正輸入端接地，負(fù)輸入端接輸出端。

　　（10） 印制板盡量，使用45 折線(xiàn)而不用90 折線(xiàn)布線(xiàn)以減小高頻信號(hào)對(duì)外的發(fā)射與耦合。

　?。?1） 印制板按頻率和電流開(kāi)關(guān)特性分區(qū)，噪聲元件與非噪聲元件要距離再遠(yuǎn)一些。

　?。?2） 單面板和雙面板用單點(diǎn)接電源和單點(diǎn)接地、電源線(xiàn)、地線(xiàn)盡量粗，經(jīng)濟(jì)是能承受的話(huà)用多層板以減小電源，地的容生電感。

　?。?3） 時(shí)鐘、總線(xiàn)、片選信號(hào)要遠(yuǎn)離I/O 線(xiàn)和接插件。

　　（14） 模擬電壓輸入線(xiàn)、參考電壓端要盡量遠(yuǎn)離數(shù)字電路信號(hào)線(xiàn)，特別是時(shí)鐘。

　?。?5） 對(duì)A/D 類(lèi)器件，數(shù)字部分與模擬部分寧可統(tǒng)一下也不要交叉。

　?。?6） 時(shí)鐘線(xiàn)垂直于I/O 線(xiàn)比平行I/O 線(xiàn)干擾小，時(shí)鐘元件引腳遠(yuǎn)離I/O 電纜。

　?。?7） 元件引腳盡量短，去耦電容引腳盡量短。

　?。?8） 關(guān)鍵的線(xiàn)要盡量粗，并在兩邊加上保護(hù)地。高速線(xiàn)要短要直。

　?。?9） 對(duì)噪聲敏感的線(xiàn)不要與大電流，高速開(kāi)關(guān)線(xiàn)平行。

　?。?0） 石英晶體下面以及對(duì)噪聲敏感的器件下面不要走線(xiàn)。

　?。?1） 弱信號(hào)電路，低頻電路周?chē)灰纬呻娏鳝h(huán)路。

　?。?2） 信號(hào)都不要形成環(huán)路，如不可避免，讓環(huán)路區(qū)盡量小。

　?。?3） 每個(gè)集成電路一個(gè)去耦電容。每個(gè)電解電容邊上都要加一個(gè)小的高頻旁路電容。

　?。?4） 用大容量的鉭電容或聚酷電容而不用電解電容作電路充放電儲(chǔ)能電容。使用管狀電容時(shí)，外殼要接地。