基于RSA算法電子系統(tǒng)認(rèn)證芯片的電源規(guī)劃 - 全文

?

　　本文所研究的電子系統(tǒng)認(rèn)證芯片是基于硬加密技術(shù)采用專用集成電路(ASIC)設(shè)計(jì)的方法來(lái)實(shí)現(xiàn)的。由于ASIC上有特殊算法，PCB和一些硬件可能被復(fù)制，但是無(wú)法復(fù)制ASIC的加密數(shù)據(jù)，保密性更強(qiáng)。該芯片采用RSA加密算法，它是非對(duì)稱密鑰密碼體制的代表，其安全性在于找到兩個(gè)大素?cái)?shù)p和q比較容易;但目前沒(méi)有有效的方法從p和q的乘積N中分解出p和q。有專家建議，普通公司使用1 024位的密鑰就可以保證資料的安全性，因此該系統(tǒng)認(rèn)證芯片采用密鑰為1 024位的RSA加密算法。

　　該電子系統(tǒng)認(rèn)證芯片采用SMIC 0.18μm 6層金屬工藝，在SoC Eneounter平臺(tái)上進(jìn)行物理設(shè)計(jì)。為了了解整個(gè)芯片的布線擁塞程度和功耗的大概情況，進(jìn)行正式設(shè)計(jì)之前，對(duì)該芯片進(jìn)行預(yù)設(shè)計(jì);通過(guò)預(yù)設(shè)計(jì)的結(jié)果分析芯片的布線擁塞情況，并對(duì)布局布線后的功耗進(jìn)行預(yù)估。在分析預(yù)設(shè)計(jì)的基礎(chǔ)上，針對(duì)預(yù)設(shè)計(jì)中存在的問(wèn)題對(duì)芯片進(jìn)行詳細(xì)的電源規(guī)劃，為整個(gè)芯片設(shè)計(jì)出一個(gè)合理的供電網(wǎng)絡(luò)，使最終的設(shè)計(jì)實(shí)現(xiàn)面積優(yōu)化，并且滿足功耗、時(shí)序等要求。

　　1 功耗預(yù)估

　　預(yù)設(shè)計(jì)采用75%的利用率，對(duì)該電子系統(tǒng)認(rèn)證芯片進(jìn)行了粗略的布圖規(guī)劃，僅設(shè)計(jì)了寬度為10 μm的電源環(huán)。為了使芯片功耗的分析結(jié)果更接近實(shí)際，對(duì)該芯片進(jìn)行了布局、時(shí)鐘樹(shù)綜合和詳細(xì)布線等步驟。在時(shí)序收斂的前提下，進(jìn)行功耗分析，工作電壓VDD為1.8 V，得到芯片的總功耗為115.41 mW，包括開(kāi)關(guān)功耗(Switehing Power)、內(nèi)部功耗(Internal Power)和泄露功耗(Leakage Power)。但是芯片中存在IRDrop違規(guī)(即芯片中的電壓降超過(guò)了5%VDD)，如圖1所示，左上角的對(duì)話框中列出了存在IR Drop違規(guī)的地方，具體位置在版圖中的深色區(qū)域。一般情況下，5%的電壓降會(huì)增大10%～15%的線延遲，會(huì)產(chǎn)生時(shí)序違規(guī)，使芯片處于不正常的工作狀態(tài)，因此，需要在后續(xù)設(shè)計(jì)中進(jìn)行詳細(xì)的電源規(guī)劃。

?

　　采用75%的利用率進(jìn)行詳細(xì)布線后發(fā)現(xiàn)，版圖中的布線擁塞情況并不嚴(yán)重，Meta15和Meta16的布線資源均比較寬裕。一些研究表明，芯片成本與芯片面積的4次方成正比。為了降低成本，應(yīng)盡可能減小芯片面積。經(jīng)過(guò)反復(fù)嘗試之后，確定芯片的利用率為80%，芯片內(nèi)核(Core)面積約為2.474 mm2，總面積約為3.5 mm2，比預(yù)設(shè)計(jì)時(shí)減小了約0.12 mm2。

　　2 電源規(guī)劃

　　在該電子系統(tǒng)認(rèn)證芯片的預(yù)設(shè)計(jì)階段，存在IRDrop的違規(guī)，因此必須通過(guò)電源規(guī)劃來(lái)設(shè)計(jì)芯片的供電網(wǎng)絡(luò)，以消除IR Drop違規(guī)。電源規(guī)劃的總體步驟包括全局電源網(wǎng)絡(luò)的連接、電源/地Pad規(guī)劃、電源環(huán)的設(shè)計(jì)和電源條的設(shè)計(jì)。

　　2.1 連接全局電源

　　全局電源網(wǎng)絡(luò)的連接是指把相應(yīng)的端口和網(wǎng)絡(luò)連接到合適的電源和接地網(wǎng)絡(luò)上，從而使整個(gè)芯片供電網(wǎng)絡(luò)的設(shè)計(jì)以及后續(xù)的步驟可以順利完成?？梢酝ㄟ^(guò)選擇“Floorplan”菜單列表中的“Connect Global Net”選項(xiàng)進(jìn)行連接，也可以通過(guò)在終端中輸入命令“global-NetCon-nect”進(jìn)行連接。

　　2.2 電源/地Pad規(guī)劃

　　2.2.1 確定供電Pad的數(shù)量

　　根據(jù)功耗分析所得芯片內(nèi)核正常工作的功耗值，根據(jù)式(1)可以計(jì)算出所需給內(nèi)核供電的電源/地Pad的最小數(shù)量m。

?

　　式中：PAVG為芯片內(nèi)核正常工作時(shí)的平均功耗;VPAD和IPAD分別是為內(nèi)核供電的I/O Pad正常條件下供電電壓和所能提供的最大電流，這里的VPAD即為芯片內(nèi)核的工作電壓VDD;k為調(diào)整因子，根據(jù)芯片的實(shí)際情況，最小取1～2，最大可取5～10。

　　在SMIC的0.18μm I/O單元說(shuō)明文檔中，給出了電源/地單元結(jié)構(gòu)中的最小金屬寬度。PLVDD*和PLVSS*系列的最小金屬寬度為70 μm。根據(jù)所給出的最小金屬寬度，可以計(jì)算出相應(yīng)的I/O Pad可以提供多少電流，如式(2)所示：

?

　　式中：Cd是由工藝決定的電流密度上限。一般情況下，Metall到Meta15均為1.0 mA/μm，在銅工藝情況下，頂層金屬M(fèi)eta16在110℃為1.6 mA/μm。因此可得設(shè)計(jì)中所應(yīng)用的I/O單元可以提供70 mA的電流。

　　以75%的利用率中預(yù)跑后端設(shè)計(jì)的結(jié)果可得，芯片功耗為115.41mW，工作電壓為1.8V，代入式(1)可得，該電子系統(tǒng)認(rèn)證芯片所需的內(nèi)核供電Pad的數(shù)量為1對(duì)，給I/O單元供電的Pad數(shù)量也為1對(duì)，并且將兩者的地Pad短接，以使整個(gè)I/O單元的電源環(huán)有更好的ESD保護(hù)性能。

　　2.2.2 供電Pad位置的確定

　　供電Pad在芯片中可以起到很好的隔離干擾和降低噪聲的作用，在供電Pad的擺放上，可以考慮以下因素：

　　(1)將電源/地Pad放置在同時(shí)跳變的信號(hào)Pad中進(jìn)行隔離，防止信號(hào)相互干擾;

　　(2)最好能在時(shí)鐘信號(hào)Pad的兩端用地Pad隔離，從而屏蔽信號(hào)跳變對(duì)時(shí)鐘信號(hào)的干擾;

　　(3)為了保證整個(gè)芯片內(nèi)核電源網(wǎng)絡(luò)的供電均勻，減少電壓降和電遷移，將電源/地Pad均勻分布在芯片的四周;

　　(4)由于復(fù)位信號(hào)Pad容易受噪聲影響，可以利用電源/地Pad來(lái)減低噪聲;

　　(5)Pad的排布還需要考慮最終芯片的封裝，其排列要便于封裝時(shí)引線，盡量避免封裝時(shí)產(chǎn)生焊接線交叉，并要符合封裝的設(shè)計(jì)規(guī)則(如最小Pad間距、最大的拐角和最大的金線長(zhǎng)度等)。

　　2.3 電源環(huán)的設(shè)計(jì)

　　在電源規(guī)劃階段，電源環(huán)指的是Core Ring，即給芯片內(nèi)核供電的電源環(huán)。它是連接供電I/O Pad和標(biāo)準(zhǔn)單元的橋梁，通過(guò)Core Ring就可以實(shí)現(xiàn)供電I/O Pad為標(biāo)準(zhǔn)單元以及硬核供電。

　　電源環(huán)的總寬度是根據(jù)整個(gè)芯片的供電峰值電流以及廠家設(shè)計(jì)規(guī)則中所允許的電流密度來(lái)決定的，可由式(3)估算出所需電源環(huán)的總寬度Wring：

?

　　式中：Ip為芯片的峰值電流;Cd為廠家工藝庫(kù)所給出的電流密度的上限，與式(2)中的定義是一樣的;k為調(diào)整因子，根據(jù)芯片的供電I/O單元分布決定。

　　由于Core Ring是四邊的，每邊承擔(dān)1/4的電流，因此電源環(huán)總寬度除以4就是每邊Core Ring的總寬度。在電源環(huán)的設(shè)計(jì)中，單個(gè)電源環(huán)的寬度不可超過(guò)廠家所規(guī)定的寬線規(guī)則，以避免打孔。單個(gè)電源環(huán)寬度w的計(jì)算如下所示：

?

　　式中：n為電源環(huán)的對(duì)數(shù)。

　　由式(3)可得所需電源環(huán)的總寬度為64.117μm。為了有效減小電源環(huán)所占據(jù)的芯片面積，該設(shè)計(jì)采用雙層電源環(huán)的設(shè)計(jì)，橫向采用Met-a13，Meta15;縱向采用Meta14，Meta16，因此n為2，由式(4)可得w為8.015 μm。為了給整個(gè)芯片的功耗預(yù)留一定的冗余量，并且金屬線的寬度足夠?qū)?，可以降低由于電遷移導(dǎo)致的電路失效，從反復(fù)實(shí)踐中得出，單個(gè)電源環(huán)的寬度取15 μm，可以滿足該芯片電遷移和電壓降的要求，設(shè)計(jì)好的電源環(huán)如圖2所示。

?

　　最后，根據(jù)文檔中提供的Rom核工作所需的最大電流值，設(shè)計(jì)Block Ring為Rom供電。

　　2.4 電源條的設(shè)計(jì)

　　為了解決芯片預(yù)設(shè)計(jì)時(shí)內(nèi)部IR Drop違規(guī)的問(wèn)題，通過(guò)設(shè)計(jì)電源條(Power Stripe)來(lái)減小芯片內(nèi)部的電壓降。電源條分為橫向和縱向，縱向電源條寬度設(shè)為WV，橫向電源條寬度設(shè)為WH，縱向電源條的間距設(shè)為SV，橫向電源條的間距設(shè)為SH。一般來(lái)說(shuō)，由于在橫向有很多標(biāo)準(zhǔn)單元的電源/地線，因此需要的橫向電源條線比縱向電源條線要少很多。

　　對(duì)于WV，WH和SV，SH的設(shè)定，有以下幾個(gè)經(jīng)驗(yàn)規(guī)則：

　　(1)WV一般取垂直布線間距(Pitch)的整數(shù)倍，其目的是充分利用布線通道。取值不能太大，一般情況下不超過(guò)最小二輸入與非門(mén)寬度的4倍。

　　每一層金屬的Pitch在物理庫(kù)中都有相應(yīng)的定義。SMIC的0.18μm工藝庫(kù)中所定義的Meta11～Meta16的Pitch如表1所示。

?

　　SMIC的0.18μm工藝庫(kù)中最小二輸入與非門(mén)的寬度為1.98μm。因此，若采用Meta12或Meta14作為縱向電源條，WV取0.66～7.92μm之間0.66的整數(shù)倍值;若采用Meta16作為縱向電源條，則WV取0.95～7.92μm之間0.95的整數(shù)倍值。

　　(2)WH的取值一般是標(biāo)準(zhǔn)單元高度的整數(shù)倍，通常選擇1倍或2倍;也可以將電源條線的寬度設(shè)為整數(shù)。SMIC 0.18μm工藝庫(kù)中標(biāo)準(zhǔn)單元的高度為5.04μm，則橫向電源條的寬度取5.04μm或10.08μm。

　　(3)在電源條金屬層的選擇上，根據(jù)LEF的規(guī)定，縱向選擇偶數(shù)層，橫向選擇奇數(shù)層。由于高層金屬具有較小的寄生電阻，用高層金屬走線可以有效地減小電壓降。

　　(4)確定電源條線的寬度后，需要計(jì)算其間距SV，SH?？筛鶕?jù)文獻(xiàn)中提出的方法進(jìn)行計(jì)算。

　　如圖3所示的電源網(wǎng)格，在估算出Core內(nèi)部橫/縱向供電金屬條寬基礎(chǔ)上，可以求出功耗為P的總電流JTOTAL=P/VDD。

?

?

　　假設(shè)圖3中A點(diǎn)有5%的電壓降，那么位于A點(diǎn)其有效電阻分別為：

?

?

　　式中：RVW和RHW分別是豎直方向和水平方向的參考方塊電阻。

　　假設(shè)N為縱向電源條線的對(duì)數(shù)，M為橫向電源條線的對(duì)數(shù)，則其值分別為：

?

　　最后，若所設(shè)計(jì)的縱向電源條和橫向電源條是均勻分布在芯片內(nèi)核，則縱向電源網(wǎng)格的間距SV和橫向電源網(wǎng)格的間距SH分別為：

?

　　首先對(duì)縱向電源條進(jìn)行設(shè)計(jì)。由于電源條位于芯片內(nèi)部，將占據(jù)一定的布線資源，而布線器一般是優(yōu)先選用底層金屬開(kāi)始布線，因此頂層金屬的布線資源比較寬裕。并且，頂層金屬比其他層金屬要厚一些，電氣性能也要好一些，多使用頂層金屬對(duì)減小IR Drop有著很大的幫助。因此選用Meta16作為縱向電源條。根據(jù)實(shí)際情況，縱向電源條的寬度WV取為7.6 μm。芯片內(nèi)核區(qū)域的寬度W為1 578.085μm，高度H為1 567.44μm，因此由上述公式可得該系統(tǒng)認(rèn)證芯片所需電源條的總對(duì)數(shù)N為5.749，取N=6，即在芯片內(nèi)核區(qū)域均勻放置6對(duì)寬度為7.6μm的Meta16電源條，每對(duì)電源條之間的間距為225.44μm。

　　接著進(jìn)行橫向電源條的設(shè)計(jì)。選用高層金屬M(fèi)eta15作為橫向電源條，寬度取為5.04μm，由上述公式可得，所需橫向電源條的總寬度為87.424 μm。但是，實(shí)際上并不需要這么多電源條，因?yàn)闃?biāo)準(zhǔn)單元的電源/地都通過(guò)Metal1連接到芯片內(nèi)核的兩端，并且與縱向電源條相連。該設(shè)計(jì)共有標(biāo)準(zhǔn)單元行(Row)312行，每行有1對(duì)0.4μm的橫向電源條，相當(dāng)于有312×0.4=124.8μm的電源條，大于所需的橫向電源條總寬度，已經(jīng)足夠供應(yīng)整個(gè)芯片，使水平方向的電壓降小于VDD×5%=0.09 V。

　　為了使水平方向的電壓降更小，設(shè)計(jì)了3對(duì)寬度為5.04 μm的Metal5層橫向電源條，均勻分布在芯片內(nèi)核區(qū)域。電源條的設(shè)計(jì)結(jié)果如圖4所示。

?

　　經(jīng)過(guò)后續(xù)物理設(shè)計(jì)后，在滿足時(shí)序收斂的前提下，最終詳細(xì)布線后電源網(wǎng)絡(luò)VDD功耗分析的結(jié)果如表2所示，可看出，電源規(guī)劃的設(shè)計(jì)很好地改善芯片內(nèi)部的IR Drop，最終芯片內(nèi)部不存在IR Drop的違規(guī)，滿足了功耗要求，如圖5所示。

?

　　3 結(jié)語(yǔ)

　　本文主要討論了基于RSA算法的電子系統(tǒng)認(rèn)證芯片的電源規(guī)劃。基于SMIC 0.18μm工藝，首先對(duì)該芯片進(jìn)行預(yù)設(shè)計(jì)，通過(guò)對(duì)預(yù)設(shè)計(jì)進(jìn)行功耗預(yù)估和布線擁塞程度的分析結(jié)果，在正式設(shè)計(jì)時(shí)提高了芯片利用率，減小了芯片的面積;并且通過(guò)詳細(xì)的電源規(guī)劃(包括雙層電源環(huán)和電源條的設(shè)計(jì)等)消除了預(yù)設(shè)計(jì)時(shí)存在的電壓降違規(guī)，使該電子系統(tǒng)認(rèn)證芯片最終滿足功耗要求和時(shí)序收斂。