低溫漂CMOS帶隙基準(zhǔn)電壓源分析

　　1 帶隙基準(zhǔn)電路的基本原理

　　帶隙基準(zhǔn)電壓源的目的是產(chǎn)生一個對溫度變化保持恒定的量，由于雙極型晶體管的基極電壓VBE，其溫度系數(shù)在室溫(300 K)時大約為-2.2 mV/K，而2個具有不同電流密度的雙極型晶體管的基極-發(fā)射極電壓差VT，在室溫時的溫度系數(shù)為+0.086 mV/K，由于VT與VBE的電壓溫度系數(shù)相反，將其乘以合適的系數(shù)后，再與前者進(jìn)行加權(quán)，從而在一定范圍內(nèi)抵消VBE的溫度漂移特性，得到近似零溫度漂移的輸出電壓VREF，這是帶隙電壓源的基本設(shè)計思想。

　　1.1 帶隙基準(zhǔn)電壓源核心電路

　　本文提出的電路核心結(jié)構(gòu)如圖1所示，在電路中雙極晶體管構(gòu)成了電路的核心，實現(xiàn)了VBE與VT的線性疊加，獲得近似為零溫度系數(shù)的輸出電壓。圖1中雙極型晶體管Q1和Q2的發(fā)射區(qū)面積相同，Q3和Q4的發(fā)射區(qū)面積相同，考慮設(shè)計需求，取Q1和Q2的發(fā)射區(qū)面積為Q3和Q4的發(fā)射區(qū)面積的8倍。

?

　　假設(shè)雙極晶體管基極電流為零，運放的增益足夠大，則a點和b點的電壓相等，即：

?

?

　　在實際電路中，經(jīng)過計算可知當(dāng)取R3/R1=2.3066時，可以得到室溫下的近似零溫度系數(shù)的輸出參考電壓。

　　1.2 帶隙基準(zhǔn)電壓源總體電路

　　帶隙基準(zhǔn)電壓源總體電路總共由4部分組成：A部分是啟動電路，B部分提供偏置電壓，C部分是運算放大器，D部分是帶隙電壓源的核心部分。其中核心部分是由雙極晶體管構(gòu)成，實現(xiàn)了VBE和VT的線性疊加，獲得近似零溫度系數(shù)的輸出電壓?？傮w電路如圖2所示。

?

　　1.3 運放的失調(diào)對基準(zhǔn)源的影響

　　基準(zhǔn)源中運放的設(shè)計是非常重要的，運放的失調(diào)是基準(zhǔn)源的一個主要誤差源。由于不對稱性，運放會受到輸入失調(diào)的影響。假設(shè)失調(diào)電壓為Vos，經(jīng)計算得到含失調(diào)電壓的輸出公式為：

?

　　可見，Vos的大小可能導(dǎo)致相當(dāng)大的基準(zhǔn)源輸出電壓誤差。此外，Vos自身是溫度的函數(shù)，和理想運算放大器相比，會引入一定的誤差，而由運算放大器電源抑制比PSRR引入的誤差可以折合成失調(diào)輸入電壓Vos也將和電源有關(guān)。這樣，為了減小失調(diào)對基準(zhǔn)電壓的影響，運放的失調(diào)就要盡可能地小。然而，引起失調(diào)的原因有許多，如晶體管之間的不匹配、運放輸入級管子閾值電壓的不匹配、運放的有限增益等等。因此，實際上，Vos是很難完全消除的，但通過提高運放的增益和細(xì)致地設(shè)計版圖可以減小它對基準(zhǔn)電壓的影響，提高基準(zhǔn)電壓源的精度。

　　1.4 電源抑制比

　　電源抑制比(PSRR)是電路對電源電壓頻率變化的抑制能力，是從運放的輸入到輸出的開環(huán)增益與從電源到運放輸出的增益之比，用KPSR表示。對帶隙基準(zhǔn)而言，由于輸出電壓和Vdd無關(guān)，所以Vdd的變化基本上不會影響輸出參考電壓的影響。但是隨著工作頻率的提高，由于電容耦合的原因?qū)е螺敵鲭妷涸诟哳l時會受到Vdd的波動的影響，從而影響輸出電壓的穩(wěn)定性。具體的電路設(shè)計中考慮了這一點，在電路中采用了自偏壓cascode結(jié)構(gòu)的電流鏡，同時在輸出端接一對地濾波電容，輸出電壓的電源抑制特性就得到了很好的提高。

　　1.5 啟動電路

　　啟動電路也是帶隙基準(zhǔn)源中一個重要的部分。如圖2中A部分所示，電路可能會出現(xiàn)零輸出的情況。因為放大器兩端的輸入都為零電平時，電路處于一種不工作狀態(tài)，因此需要一個啟動電路來打破這種平衡。圖中引入的啟動電路由Mp1～Mp6和Mn1～Mn4組成。其工作原理是由Mp1～Mp4，Mn1組成的反向器驅(qū)動Mn2和Mn3，使Mn2和Mn3導(dǎo)通，從而通過a點和b點間接給運算放大器的兩個差分輸入端提供偏置電壓，保證在系統(tǒng)加電的時候，輸入差分對不會關(guān)斷，當(dāng)電路正常工作后，啟動電路關(guān)斷。