提升省電效率的方法 - 另一層設(shè)計(jì)考量——混合技術(shù)降低動(dòng)態(tài)功耗

　　提升省電效率的方法

　　時(shí)脈閘控（clock gating）是用來(lái)在同步設(shè)計(jì)環(huán)境中，達(dá)成較佳動(dòng)態(tài)功耗效能的最常見(jiàn)技術(shù)。時(shí)脈閘控本身即是違反傳統(tǒng)的同步設(shè)計(jì)規(guī)則，而當(dāng)今很多工具便是利用這樣的「漏洞（loophole）」成功地改善功耗的問(wèn)題。利用時(shí)脈閘控技術(shù)，除非輸入至正反器（flip-flop）的資料遭到改變，否則正反器將不會(huì)接收到時(shí)脈訊號(hào)， 如此一來(lái)可以避免把功率浪費(fèi)在正反器單元中，以及避免把功率用在受到閘控的任何時(shí)脈樹(shù)部分。因此，當(dāng)前的設(shè)計(jì)工具大量利用時(shí)脈閘控達(dá)成大幅降低動(dòng)態(tài)功耗的目的。

　　在任何復(fù)雜的邏輯錐（cone of logic）中，當(dāng)路徑進(jìn)一步到達(dá)邏輯錐區(qū)時(shí)，很多轉(zhuǎn)換便會(huì)被封鎖住，而無(wú)法透過(guò)時(shí)脈閘控來(lái)抑制。其中有些轉(zhuǎn)換可作為「資料閘控（data gating）」用，而這個(gè)時(shí)候便能識(shí)別出，那些在不影響電路輸出情況下進(jìn)行轉(zhuǎn)換的邏輯電路。常見(jiàn)的例子像是在某些時(shí)間點(diǎn)未被使用的操作輸入，或是在週期中進(jìn)行改變的記憶體讀取地址。平息這類(lèi)型的轉(zhuǎn)換將大幅降低電路中耗費(fèi)功率的轉(zhuǎn)換，同時(shí)對(duì)時(shí)序造成的影響也最小。進(jìn)而使得該電路變得更省電。

　　將功耗降至最低的工具

　　為了進(jìn)一步提升效率，設(shè)計(jì)人員必須在架構(gòu)層級(jí)（architectural level）進(jìn)行最新技術(shù)的運(yùn)用。新思科技DesignWare minPower Components在各式環(huán)境中，都能盡可能地以耗用最低功率的方式運(yùn)作。架構(gòu)上來(lái)說(shuō)，這些元件是在最省電的配置下被執(zhí)行，它們用來(lái)執(zhí)行各自的功能，同時(shí)將耗用功率但無(wú)產(chǎn)出的假性轉(zhuǎn)換的數(shù)量降至最低。而透過(guò)Design Compiler Ultra （DC Ultra）改善實(shí)作過(guò)程中的架構(gòu)性選擇（區(qū)域時(shí)序及交換動(dòng)作都可被納入考量），minPower Components可為所有運(yùn)算環(huán)境提供最佳架構(gòu)性解決方案。

　　此外，分析顯示，由于其大型的電路尺寸及頻繁的交換活動(dòng)，資料路徑電路（datapath circuits ）經(jīng)常耗用大量的動(dòng)態(tài)功率。而對(duì)于必須維持電源開(kāi)啟一段時(shí)間的電路而言，這類(lèi)的影響也就越顯著。為了降低這些電路的功耗，DesignWare minPower Components包含了一系列具有轉(zhuǎn)換機(jī)率成本的資料路徑架構(gòu)。當(dāng)使用DesignWare minPower Components IP及DC Ultra流程，它能讓資料路徑產(chǎn)生器計(jì)算每個(gè)架構(gòu)及編碼決策的功率，進(jìn)而讓DC Ultra產(chǎn)生可以平息交換活動(dòng)的路徑資料架構(gòu)、限制錯(cuò)誤的產(chǎn)生及傳遞，以及利用較高比例的低漏元件資源。

　　DesignWare minPower Components亦附有利用轉(zhuǎn)換機(jī)率（transition probabilities）的功率模型，不論所提供的實(shí)際交換動(dòng)作是使用者定義或是來(lái)自交換動(dòng)作互換格式（Switching Activity Interchange Format，SAIF）中的模擬向量，DesignWare minPower Components都可根據(jù)交換的內(nèi)容，進(jìn)行資料路徑架構(gòu)的最佳配置。它可以以最佳的方式重新排列資料路徑樹(shù)（datapath tree）及改變運(yùn)算編碼，以便停止交換動(dòng)作及錯(cuò)誤的產(chǎn)生，進(jìn)而減少功耗。

　　該高層級(jí)優(yōu)化技術(shù)還可以協(xié)助設(shè)計(jì)人員根據(jù)個(gè)別設(shè)計(jì)的特性達(dá)到功率的節(jié)省。資料路徑架構(gòu)可以讓設(shè)計(jì)達(dá)成友善的資料路徑閘控，且當(dāng)資料無(wú)效時(shí)可讓設(shè)計(jì)人員關(guān)閉整個(gè)路徑資料區(qū)塊的交換。該路徑資料架構(gòu)是依照可利用嵌入閘控邏輯進(jìn)行配置的結(jié)構(gòu)所設(shè)計(jì)，如此可以排除對(duì)于外部隔絕閘的需求，因?yàn)檫@類(lèi)的需求經(jīng)常會(huì)降低時(shí)序的特性。

　　另外，在現(xiàn)有的低功耗設(shè)計(jì)流程中如果採(cǎi)用DesignWare minPower Components也相當(dāng)?shù)睾?jiǎn)明易懂。例如時(shí)脈閘道技術(shù)、低功率合成以及利用多層臨界電壓降低漏電等方式仍然可以搭配使用，以生產(chǎn)更省電的設(shè)計(jì)。

　　結(jié)論

　　在設(shè)計(jì)技術(shù)持續(xù)演進(jìn)的過(guò)程中，動(dòng)態(tài)功耗仍是低功耗設(shè)計(jì)的重要議題。任何晶片的功能都是透過(guò)邏輯電路的轉(zhuǎn)換來(lái)達(dá)成，而這些轉(zhuǎn)換會(huì)耗用掉功率。省電效率對(duì)當(dāng)今復(fù)雜的晶片來(lái)說(shuō)是如此重要，以致于設(shè)計(jì)人員必須不斷尋找新的方式，在耗費(fèi)最小功耗的前提下達(dá)成最大的效益。傳統(tǒng)的同步設(shè)計(jì)方法論仍有運(yùn)用的空間，但結(jié)合非同步設(shè)計(jì)、資料敏感度，及較高層級(jí)方式的混合式解決方案，也不失為一個(gè)好的折衷方式，而這類(lèi)的解決方案有仍待設(shè)計(jì)人員的持續(xù)探索。