淺析芯片及系統(tǒng)電源

**1 **電源系統(tǒng)

圖1是我畫的一個(gè)完整的電源系統(tǒng)，其中DC電源可以是你筆記本電腦的電源適配器、手機(jī)電池或者紐扣電池等，DC電源經(jīng)開關(guān)SW到PCB板上的過流保護(hù)，然后送到DC-DC電源（升壓/降壓），DC-DC電源的輸入和輸出都需要電感電容濾波，濾波后的電壓再送到芯片（SOC）內(nèi)部。圖中綠色小太陽圖案代表電源指標(biāo)燈，LDO表示芯片內(nèi)部電源。

例如一個(gè)手機(jī)板級(jí)系統(tǒng)包括內(nèi)存、Flash、CPU、GPU、基帶處理器等，每種芯片對(duì)電源的需求不同，有的要低壓，有的要高壓，有的要高性能（模擬電路），有的要高速度（數(shù)字電路），有的既要高性能又要高速（模數(shù)混合電路），我們的電源系統(tǒng)就是來完成這個(gè)任務(wù)的。

Fig1. 完整的電源系統(tǒng)

現(xiàn)代集成電路芯片電源電壓一般為3.3V/2.5V/1.8V/1.5V/1.2V/1.1V/1.0V/0.9V /0.8V/0.6V/0.5V，換句話說圖1中DC-DC電源輸出或者SOC輸入電壓為以上幾種。實(shí)際應(yīng)用中無論是wireless還是wireline產(chǎn)品電源都不低于3.3V，因此往往需要降壓型的DC-DC電源，我們可以選用TI公司的LMZ12002和PTD08D210W，兩種芯片的Spec如圖2所示。

（a）LMZ12002的Spec

（b）PTD08D210W的Spec

Fig2. LMZ12002和PTD08D210W的Spec

其中圖2（a）給出了LMZ12002輸入電壓范圍為4.5-20V，輸出電壓范圍為0.8-6V，最大輸出電流為2A，效率最高可達(dá)92%，最大8mV輸出電壓紋波。

其中圖2（b）給出了PTD08D210W輸入電壓范圍為4.75-14V，輸出電壓范圍為0.7-3.6V，最大輸出電流為10A，效率最高可達(dá)96%，最大11mV輸出電壓紋波。

TI公司DC-DC芯片寬輸入范圍降低了圖1 DC電源的要求，DC電源可選用6V、8V、12V等典型電壓，實(shí)際應(yīng)根據(jù)你的應(yīng)用場(chǎng)景來合理配置DC-DC的輸出電壓使其能達(dá)到最好的性能和最高的效率。

DC-DC電源內(nèi)部一般都包含一個(gè)振蕩器，振蕩頻率在幾百kHz到幾十MHz，并且輸出電壓會(huì)產(chǎn)生幾mV（如LMZ12002輸出電壓紋波為8mV）到幾十mV（如PTD08D210W輸出電壓紋波為11mV）的電壓紋波。4G基帶信號(hào)帶寬為20MHz，mm-Wave5G最大Channel帶寬可達(dá)400MHz，高速SerDes數(shù)據(jù)率已經(jīng)做到了112Gbps，有些應(yīng)用場(chǎng)景GHz的電源噪聲干擾也不得不考慮。這些因素就對(duì)芯片內(nèi)部LDO的電源電壓抑制比提出了要求。

**2 **片上電源

2.1 背景

片上電源英文應(yīng)該叫fully-integrated low-dropout regulator（LDO），當(dāng)然前邊介紹的DC-DC也是一種電源，本期不做重點(diǎn)介紹。

前邊介紹的DC-DC是板級(jí)系統(tǒng)的第一級(jí)電源，翻看LMZ12002和PTD08D210W用戶手冊(cè)我們可以得到DC-DC電源的效率基本可以保證在80%以上，最高可達(dá)96%，高的電壓轉(zhuǎn)換效率是板級(jí)電源系統(tǒng)第一級(jí)采用DC-DC的最主要原因。LDO效率一般為輸出電壓除以輸入電壓（略小于），如輸入電壓為3.3V，輸出電壓為0.8V，效率小于24.2%，為了提高效率應(yīng)盡量減小輸出與輸入的電壓差。LDO可以產(chǎn)生低噪聲、快速響應(yīng)、高電源電壓抑制比（PSRR）的內(nèi)部電源，因此在高性能模擬電路、快速響應(yīng)的高速數(shù)字電路中LDO不可或缺。

文獻(xiàn)[1-5]給出了幾種LDO的應(yīng)用場(chǎng)景，如圖3所示。

（a）文獻(xiàn)[1]LDO的應(yīng)用

（b）文獻(xiàn)[2]LDO的應(yīng)用

（c）文獻(xiàn)[3]LDO的應(yīng)用

（d）文獻(xiàn)[4-5]LDO的應(yīng)用

Fig3. 文獻(xiàn)[1-5]LDO的應(yīng)用

圖3（a）-（b）應(yīng)用在了電壓模PAM4 Transmitter，速度分別為56Gbps和112Gbps，用于提供穩(wěn)定及快速響應(yīng)的電源。圖3（c）用于LCVCO，用于產(chǎn)生低噪聲和高電源電壓抑制比的電源。圖3（d）用于高速光通信前端系統(tǒng)中的transimpedance amplifier，用于產(chǎn)生高電源電壓抑制比和快速響應(yīng)的電源。其中文獻(xiàn)[4-5]為同一結(jié)構(gòu)，于2014年發(fā)表在了ISSCC會(huì)議上，次年發(fā)表在了TCAS-I期刊上。下面章節(jié)我們以圖3（d）為例詳細(xì)分析一下LDO設(shè)計(jì)時(shí)應(yīng)注意的問題。

2.2 注意事項(xiàng)

一個(gè)典型的LDO一般包括兩個(gè)低頻極點(diǎn)，一個(gè)位于功率管柵端一個(gè)位于輸出端，這是因?yàn)楣β使軚哦送釉谡`差放大器（EA）的輸出，具有較高的輸出阻抗和大的寄生電容，Capacitor-less LDO輸出一般會(huì)掛有pF級(jí)的電容，導(dǎo)致輸出極點(diǎn)也處于較低的頻率，當(dāng)然片外電容LDO輸出端極點(diǎn)頻率會(huì)更低。

LDO是一個(gè)負(fù)反饋環(huán)路，因此在動(dòng)手設(shè)計(jì)一個(gè)LDO時(shí)應(yīng)考慮把主極點(diǎn)位置放在什么位置，因?yàn)闃O點(diǎn)的位置會(huì)影響環(huán)路穩(wěn)定性。如果把主極點(diǎn)位置放在輸出端，重載時(shí)單位增益帶寬和主極點(diǎn)頻率都會(huì)增大，當(dāng)單位增益帶寬接近第一非主極點(diǎn)位置時(shí)相位裕度會(huì)減小，穩(wěn)定性降低。如果把主極點(diǎn)位置放在內(nèi)部，需要密勒補(bǔ)償將內(nèi)部極點(diǎn)頻率推到很低以免在輕載時(shí)次極點(diǎn)接近主極點(diǎn)，進(jìn)而限制環(huán)路穩(wěn)定性，過程如圖4所示。

Fig4. 典型LDO輕載重載模式下極點(diǎn)分布

2.3 實(shí)例

文獻(xiàn)[4-5]是一個(gè)1.2V轉(zhuǎn)1.0V的LDO，提出了一種采用Flipped Voltage Follower（FVF）及Buffer Impedance Attenuation（BIA）技術(shù)的三環(huán)Capacitor-less的LDO，其特點(diǎn)是整個(gè)頻帶范圍內(nèi)PSRR小于-12dB且具有快速響應(yīng)，原理圖如圖5所示。

Fig5. 片上三環(huán)LDO原理圖

合理設(shè)置三輸入EA（圖5中M1-M3）M2和M3的比例可實(shí)現(xiàn)輸出端（圖5 V OUT ）DC電壓精度及環(huán)路穩(wěn)定性之間最優(yōu)值。M11在輕載和重載時(shí)設(shè)置在亞閾值或臨近亞閾值區(qū)以得到最大的gm，從而將圖5 Buffered FVF環(huán)路極點(diǎn)推到高頻。

三個(gè)環(huán)路標(biāo)注在了圖6所示的結(jié)構(gòu)圖，環(huán)路1提供快速響應(yīng)和較低的環(huán)路增益，環(huán)路2 DC增益大，帶寬小可將VREF精確復(fù)制到VMIR或V SET ，環(huán)路3由VOUT反饋到三輸入誤差放大器M3的柵端提高了VOUT的DC精度。三個(gè)環(huán)路各司其職產(chǎn)生一個(gè)具有快速響應(yīng)和全頻帶范圍內(nèi)高PSRR的高精度電壓。

Fig6. 片上三環(huán)LDO結(jié)構(gòu)圖

圖7給出了重載模式下三環(huán)路的幅頻和相頻特性曲線。環(huán)路3相位裕度只有20度，這似乎影響了環(huán)路穩(wěn)定性，但考慮到環(huán)路2和環(huán)路3共用一個(gè)誤差放大器，環(huán)路穩(wěn)定性要看整體的，只要環(huán)路2和環(huán)路3整體相位裕度夠大就行，不用在意整體環(huán)路中的某一環(huán)路相位裕度不夠大（就像有些帶隙基準(zhǔn)或constant-gm偏置中允許存在正反饋一樣，只要正反饋小于1且整體是一個(gè)負(fù)反饋環(huán)路就沒有問題）。

Fig7. 重載模式下的幅頻和相頻特性曲線

**3 **思考與討論

該結(jié)構(gòu)輸出端接有140pF電容，在該光通信接收端的應(yīng)用中是否有必要在片上集成如此大的電容？該應(yīng)用中是否要考慮放大器的噪聲？