CMOS觸發(fā)器在CP邊沿的工作特性研究

CMOS觸發(fā)器在CP邊沿的工作特性研究

?對時鐘脈沖(簡稱CP)邊沿時間的要求,是觸發(fā)器品質(zhì)評價的重要指標(biāo)之一。觸發(fā)器只有在CP邊沿陡峭(短的邊沿時間)的條件下工作,才能保證其可靠性。文獻(xiàn)[1]指出,CMOS電路的基本觸發(fā)單元是由傳輸門和或非門組成的主從結(jié)構(gòu),輸入的數(shù)據(jù)由傳輸門引導(dǎo),因此,對時鐘脈沖的上升時間和下降時間就有一定的要求。但文獻(xiàn)[l]對CMOS觸發(fā)器在CP邊沿的工作模式?jīng)]有進(jìn)行深人研究,留下了兩個有待探索的問題：一是CP邊沿時間過長,觸發(fā)器會出現(xiàn)什么異常現(xiàn)象及為什么會出現(xiàn)這種現(xiàn)象;二是為保證觸發(fā)器正常工作,CP邊沿時間不能超過多少,它與觸發(fā)器參數(shù)的關(guān)系及計算與測量方法。這些問題的回答都依賴于觸發(fā)器在CP邊沿工作特性的研究。為此,采用標(biāo)準(zhǔn)CMOS CD4000系列、高速CMOS 74HC和74HCT系列中有關(guān)型號的觸發(fā)器為實驗樣品,觀察CP邊沿時間過長時出現(xiàn)的異?，F(xiàn)象,研究異?，F(xiàn)象出現(xiàn)的原因,提出CMOS觸發(fā)器在CP邊沿工作的電路模型,探索觸發(fā)器正常工作時CP邊沿時間與觸發(fā)器參數(shù)的關(guān)系,從而使文獻(xiàn)[1]的有關(guān)論述更加具體、深化、正確,這對CMOS觸發(fā)器的正確使用、研制和提高產(chǎn)品質(zhì)量都有一定的理論指導(dǎo)意義。

??? 1 CMOS觸發(fā)器的結(jié)構(gòu)與工作原理

??? CMOS D觸發(fā)器足主-從結(jié)構(gòu)形式的一種邊沿觸發(fā)器,CMOS T型觸發(fā)器、JK觸發(fā)器、計數(shù)單元、移位單元和各種時序電路都由其組成,因此儀以CMOS D觸發(fā)器為例進(jìn)行說明。

????

??? 圖1是用CMOS傳輸門和反相器構(gòu)成的D觸發(fā)器,反相器G1、G2和傳輸門TG1、TG2組成了主觸發(fā)器,反相器G3、G4和傳輸門TG3、TG4組成了從觸發(fā)器。TG1和TG3分別為主觸發(fā)器和從觸發(fā)器的輸入控制門。反相器G5、G6對時鐘輸入信號CP進(jìn)行反相及緩沖,其輸出CP和CP′作為傳輸門的控制信號。根據(jù)CMOS傳輸門的工作原理和圖中控制信號的極性標(biāo)注可知,當(dāng)傳輸門TG1、TG4導(dǎo)通時,TG2、TG3截止;反之,當(dāng)TG1、TG4截止時,TG2、TG3導(dǎo)通。

????

??? 當(dāng)CP′=0,CP′=1時,TG1導(dǎo)通,TG2截止,D端輸入信號送人主觸發(fā)器中,使Q′=D,Q′=D,但這時主觸發(fā)器尚未形成反饋連接,不能自行保持。Q′、Q′跟隨D端的狀態(tài)變化;同時,由于TG3截止,TG4導(dǎo)通,所以從觸發(fā)器形成反饋連接,維持原狀態(tài)不變,而且它與主觸發(fā)器的聯(lián)系被TG3切斷。

??? 當(dāng)CP′的上升沿到達(dá)(即CP′跳變?yōu)?,CP′下降為0)時,TG1截止,TG2導(dǎo)通,切斷了D信號的輸入,由于G1的輸入電容存儲效應(yīng),G1輸入端電壓不會立即消失,于是Q′、Q′在TG1截止前的狀態(tài)被保存下來;同時由于TG3導(dǎo)通、TG4截止,主觸發(fā)器的狀態(tài)通過TG3和G3送到了輸出端,使Q=Q′=D(CP上升沿到達(dá)時D的狀態(tài)),而Q=Q′=D。

??? 在CP′=1,CP′=0期間,Q=Q′=D,Q=Q′=D的狀態(tài)一直不會改變,直到CP′下降沿到達(dá)時(即CP′跳變?yōu)?,CP′跳變?yōu)?),TG2、TG3又截止,TG1、TG4又導(dǎo)通,主觸發(fā)器又開始接收D端新數(shù)據(jù),從觸發(fā)器維持已轉(zhuǎn)換后的狀態(tài)。

??? 可見,這種觸發(fā)器的動作特點是輸出端的狀態(tài)轉(zhuǎn)換發(fā)生在CP′的上升沿,而且觸發(fā)器所保持的狀態(tài)僅僅取決于CP′上升沿到達(dá)時的輸入狀態(tài)。正因為觸發(fā)器輸出端狀態(tài)的轉(zhuǎn)換發(fā)生在CP′的上升沿(即CP的上升沿),所以這是一個CP上升沿觸發(fā)的邊沿觸發(fā)器,CP上升沿為有效觸發(fā)沿,或稱CP上升沿為有效沿(下降沿為無效沿)。若將四個傳輸門的控制信號CP′和CP′極性都換成相反的狀態(tài),則CP下降沿為有效沿,而上升沿為無效沿。下面以CP上升沿為有效觸發(fā)沿進(jìn)行分析。

???

??? 2 觸發(fā)器在CP邊沿的工作特性研究

??? 2.1 觸發(fā)器在CP邊沿工作狀況的實驗觀察

??? 把CMOS D觸發(fā)器CD4013接成計數(shù)工作方式(D端與Q端連接,即D=Q),工作電源電壓VDD=10V,由函數(shù)發(fā)生器DF1641D輸出的信號作為時鐘端輸入信號CP,用數(shù)字存儲示波器TDS1000(帶寬60MHz)同時觀察觸發(fā)器時鐘端和輸出端波形,如圖2所示,稱之為工作波形圖。

??? 圖2(a)所示是CP為頻率f=52kHz,幅度Um=10V的方波信號時所觀察到的工作波形圖(圖中上方是CP信號,下方為輸出信號,以下同)。由圖可見,對應(yīng)于每一CP信號有效沿(上升沿),輸出狀態(tài)翻轉(zhuǎn)一次,計數(shù)工作正常。將上述CP信號轉(zhuǎn)變?yōu)橥l率的三角波,它的上升沿和下降沿作為CP的上升沿和下降沿,則CP邊沿時間tr=tf≈9.6μs,這時工作波形如圖2(b)所示,可見輸出波形沒有發(fā)生變化,在對應(yīng)于CP上升沿某一時刻,輸出狀態(tài)翻轉(zhuǎn)一次。

??? 增大CP上升時間(調(diào)節(jié)信號頻率即可),在tr=tf≈11.8μs時,工作波形如圖2(c)所示,輸出波形在CP上升沿出現(xiàn)了一次空翻,即從高電平翻轉(zhuǎn)為低電平,又從低電平翻轉(zhuǎn)為高電平的兩次翻轉(zhuǎn)。若將示波器時間坐標(biāo)擴(kuò)展20倍,該空翻波形如圖2(d)所示。

??? 在調(diào)節(jié)CP上升時間使觸發(fā)器輸出波形由正常計數(shù)狀態(tài)向一次空翻變化時,還出現(xiàn)了圖2(e)所示的過渡狀態(tài),這是在CP上升時間為tr≈10.2μs瞬間捕捉(采樣)到的工作波形圖。由圖可見,對應(yīng)于CP第1個和第4個上升沿輸出空翻一次,出現(xiàn)異?，F(xiàn)象。而對于第2、3、5個CP上升沿,輸出只翻轉(zhuǎn)一次,屬正常工作狀態(tài)。

??? 繼續(xù)增大CP上升時間,對應(yīng)CP上升沿還會出現(xiàn)圖2(f)、圖2(g)所示的波形圖以及更多次空翻現(xiàn)象,事實上,輸出已出現(xiàn)振蕩現(xiàn)象。

??? 在對其他CMOS觸發(fā)器如CD4027(JK觸發(fā)器)、高速CMOS觸發(fā)器74HC73(JK觸發(fā)器)、74HC74(D觸發(fā)器)、74HC107(JK觸發(fā)器)和74HCT107(JK觸發(fā)器)的實驗中,也出現(xiàn)了類似的現(xiàn)象。即若CP邊沿時間過長,對應(yīng)于CP有效沿,觸發(fā)器輸出狀態(tài)會出現(xiàn)振蕩現(xiàn)象,一次空翻只是一次振蕩而已,而在CP無效沿,輸出狀態(tài)不會出現(xiàn)異?，F(xiàn)象。

??? 2.2 傳輸門在CP邊沿的共同導(dǎo)通現(xiàn)象

??? CMOS傳輸門電路結(jié)構(gòu)如圖3所示。它是由增強(qiáng)型NMOS管T1和PMOS管T2的源極和漏極分別相接而成,其連接處就是傳輸門的輸入端V1和輸出端V0,PMOS管襯底接工作電源電壓VDD,NMOS管襯底接地,電壓0伏,加在兩管柵極的是一對互補(bǔ)的控制信號C和C,它們的極性變換控制傳輸門輸入端與輸出端之間的導(dǎo)通與截止。

??? 通常傳輸門中NMOS管開啟電壓VTN和PMOS管的開啟電壓VTP大小相等,即VTN=|VTP|=VT,且工作電源電壓VDD>VTN+|VTP|。當(dāng)C=0,c=1時,NMOS管和PMOS管的柵極和襯底之間電壓均為零,源極和漏極之間不存在導(dǎo)電溝道,兩管均截止,V1和V0之間是斷開的。在C由0開始上升的過程中,當(dāng)它上升到NMOS管的開啟電壓VTN時,相應(yīng)的C則要由高電平VDD下降同樣的幅度,即下降為VDD-|VTP|。這時NMOS管和PMOS管均開始導(dǎo)通。所以圖1中TG2、TG3在CP′上升到VTN時便會開始導(dǎo)通,盡管TG1、TG4所加的控制信號與TG2、TG3是反相的,但這時它們的NMOS管和PMOS管的柵極對襯底的電壓還在開啟電壓之上(因為VDD>VTN+|VTP|),TG1、TG4還是處于導(dǎo)通狀態(tài),直到CP′上升到VDD-|VTP|(相應(yīng)的CP′下降到VTN)時,TG1、TG4才會截止。可見CP′上升過程中,存在TG1、TG4和TG2、TG3共同導(dǎo)通的工作狀態(tài),共同導(dǎo)通的時間是CP′由VTN上升到(VDD-|VTP|)所經(jīng)歷的時間。

???

??? 對CP′下降過程作同樣分析可知,在CP′下降過程中,也會出現(xiàn)TG1、TG4和TG2、TG3共同導(dǎo)通的現(xiàn)象,共同導(dǎo)通的時間是CP′從(VDD-|VTP|)下降到VTN所經(jīng)歷的時間。

??? 圖1中傳輸門TG1、TG4和TG2、TG3在CP上升時共同導(dǎo)通時間tonr可由圖4示意說明。圖中CP是觸發(fā)器時鐘端輸入信號上升沿波形,設(shè)其為線性上升,上升時間為tr。CP′和CP′分別為在CP作用下,G5、G6輸出的折線近似波形,VTH是它們的閾值電壓,通常近似為電源電壓VDD的一半,即VTH≈1/2VDD。設(shè)反相器轉(zhuǎn)換區(qū)電壓大小為△V,由于它們的傳輸特性在閾值電壓處有非常陡峭的變化,所以在CP上升過程中,當(dāng)它小于(VTH-0.5△V)時,即未進(jìn)入轉(zhuǎn)換區(qū)時,CP′、CP′幾乎不變。而CP電壓處在轉(zhuǎn)換區(qū)內(nèi),CP′和CP′均會急劇變化,當(dāng)CP電壓上升到VTH+0.5△V以后,則CP′、CP′又幾乎不變。所以圖4中曲線CP′和CP′采用了折線近似,它們的轉(zhuǎn)折點分別為CP上升到VTH-0.5△V的t1時刻和上升到VTH+0.5△V的t2時刻,故CP′的下降時間和CP′的上升時間都等于CP在轉(zhuǎn)換區(qū)內(nèi)所經(jīng)歷的時間 。

??? VTH和VTP表示傳輸門中NMOS管和PMOS管的開啟電壓,由前面分析可知,CP上升過程中,TG1、TG4和TG2、TG3共同導(dǎo)通的時間是CP′由VTH升到(VDD-|VTP|)所經(jīng)歷的時間,也等于CP′由(VDD-|VTP|)下降到VTN的時間,故共同導(dǎo)通時間為tonr：?

????

??? 2.3 觸發(fā)器在CP邊沿的工作特性

??? 2.3.1 在CP上升沿的工作特性

????

??? 圖1中CP′=0,CP′=1時,TG3斷開,TG4導(dǎo)通。若Q′=1,Q=0,則表示反相器G1中的PMOS管導(dǎo)通,而NMOS管截止;反相器G4中的PMOS管截止,NMOS管導(dǎo)通。采用MOS管的開關(guān)等效電路,則主、從觸發(fā)器之間的等效電路如圖5所示。圖中和Ron(P)是G1中PMOS管的導(dǎo)通電阻,Ron(N)是G4中NMOS管的導(dǎo)通電阻,a、b點分別為G2、G3的輸入端,C2、C3是其輸入電容,RTG3、RTG4是傳輸門TG3、TG4的導(dǎo)通電阻,開關(guān)K1、k4則表示其工作狀態(tài)。

??? 文獻(xiàn)[3]表明,觸發(fā)器最簡單的版圖布局結(jié)構(gòu)選取所有器件有相同的寬長比W／L,所以Ron(P)≈Ron(N)≈RTG3≈RTG4=R,C2≈C3=C,在CP′上升沿傳輸門共同導(dǎo)通時間階段tonr內(nèi),主、從觸發(fā)器間的等效電路如圖6所示。這是一個含有兩個同類儲能元件的二階電路,固有頻率只可能是兩個不相等的負(fù)實根,電路的響應(yīng)是欠阻尼的,利用拉普拉斯變換,可以求得a、b兩點電壓分別為：?

????

??? 式中T=RC是反相器G1～G4中MOS管的導(dǎo)通電阻與輸入電容的乘積。

??? 可以畫出ua(t)和ub(t)的波形如圖7所示。式(3)和圖7(a)表明,在tonr期間,門G2的輸入電壓大于閾值電壓,且在邏輯1區(qū),從而通過G2的輸出保證G1中PMOS管導(dǎo)通。式(4)和圖7(b)表明,G3的輸入電壓將趨向閾值電壓0.5VDD,一旦該電壓進(jìn)入閾值電壓附近的轉(zhuǎn)換區(qū)范圍內(nèi),則G3被偏置在放大工作狀態(tài),對輸入信號起放大作用。目前生產(chǎn)的CD4000系列和74HC系列的CMOS電路都采用帶緩沖級的結(jié)構(gòu),線性增益很高,干擾信號或電路內(nèi)部的噪聲擾動會被放大并經(jīng)G4又反饋到G3輸入端,形成強(qiáng)烈的正反饋過程。因而出現(xiàn)了圖2中的異變現(xiàn)象,直到CP′繼續(xù)上升,傳輸門的共同導(dǎo)通時間結(jié)束,TG4截止(圖6中K4斷開)時為止。

??? 在Q′=0,Q=1的條件下進(jìn)行同樣的分析,可得到類似的結(jié)果,這時：

????

??? 式(5)所表示的G2輸入電壓小于閾值電壓,在邏輯0區(qū),從而通過G2的輸出保證G1中NMOS管的導(dǎo)通,使Q′=0;而式(6)所表示的G3輸入電壓也會趨向閾值電壓0.5VDD,使輸出出現(xiàn)異變現(xiàn)象。

???

??? 2.3.2 在CP下降沿的工作特性

??? 在CP′=1,CP′=0時,TG3導(dǎo)通,TG4截止,主、從觸發(fā)器之間工作的等效電路如圖8所示。這時G4的輸出總是等于G3的輸入,即截止的傳輸門TG4輸出端與輸入端之間的信號相等。所以在CP下降沿,傳輸門TG4開始導(dǎo)通(圖中K4閉合)時,會使G3的輸出鎖定,而TG3的繼續(xù)導(dǎo)通對輸出不產(chǎn)生影響。這就是說,在CP下降沿,傳輸門的共同導(dǎo)通狀態(tài)不會引起觸發(fā)器輸出狀態(tài)的異常變化。

???

??? 2.3.3 觸發(fā)器對CP邊沿時間的要求

??? 要使觸發(fā)器在CP上升沿不出現(xiàn)異變現(xiàn)象,則要求G3的輸入電壓ub(t)變化到轉(zhuǎn)換區(qū)之前,傳輸門TG4必須截止。測試表明,轉(zhuǎn)換區(qū)電壓△V=(0.01～0.05)VDD,這就要求ub(t)變化到穩(wěn)態(tài)值0.5VDD的95％～99％之前,傳輸門共同導(dǎo)通時間結(jié)束,TG4截止。在式(4)ub(t)表達(dá)式中,第二項指數(shù)函數(shù)的時間常數(shù)比第三項小得多,故在ub(t)趨向轉(zhuǎn)換區(qū)時,其變化規(guī)律主要由第三項指數(shù)函數(shù)的時劇常數(shù)1.39T決定。所以要求傳輸門的共同導(dǎo)通時間tonr為：

???

??? 本實驗測得tr應(yīng)小于010.2μs,理論計算與實驗測試取得了比較吻合的結(jié)果。

??? 對于有效觸發(fā)沿是CP下降沿的CNOS觸發(fā)器,同樣分析可得要求CP下降時間tf為：

????

???

??? 3 結(jié)論與說明

??? (1) CMOS觸發(fā)器在CP邊沿會出現(xiàn)傳輸門共同導(dǎo)通的工作狀態(tài),這種工作狀態(tài)會導(dǎo)致觸發(fā)器在CP有效觸發(fā)沿產(chǎn)生輸出狀態(tài)振蕩的異變現(xiàn)象。

??? (2) 為了使觸發(fā)器在CP觸發(fā)沿不產(chǎn)生異變現(xiàn)象,保證其正常的工作狀態(tài),應(yīng)對CP觸發(fā)沿提出時間要求,它除與器件自身參數(shù)有關(guān)外,還與工作電源電壓VDD有關(guān),式(8)、式(9)表明了這種關(guān)系。

??? (3) 觸發(fā)器在CP信號無效觸發(fā)沿不會出現(xiàn)輸出狀態(tài)的異變現(xiàn)象,從這個角度講,對CP信號無效觸發(fā)沿不存在時間要求,但CP邊沿時間大,電路的功耗也大,所以也應(yīng)同樣加以限制。