d觸發(fā)器的特性方程

　　D觸發(fā)器（data flip-flop或delay flip-flop）由6個與非門組成，其中G1和G2構(gòu)成基本RS觸發(fā)器。電平觸發(fā)的主從觸發(fā)器工作時，必須在正跳沿前加入輸入信號。如果在CP高電平期間輸入端出現(xiàn)干擾信號，那么就有可能使觸發(fā)器的狀態(tài)出錯。而邊沿觸發(fā)器允許在CP觸發(fā)沿來到前一瞬間加入輸入信號。這樣，輸入端受干擾的時間大大縮短，受干擾的可能性就降低了。邊沿D觸發(fā)器也稱為維持-阻塞邊沿D觸發(fā)器

　　SD和RD接至基本RS觸發(fā)器的輸入端，它們分別是預(yù)置和清零端，低電平有效。當(dāng)SD=1且RD=0時（SD的非為0，RD的非為1，即在兩個控制端口分別從外部輸入的電平值，原因是低電平有效），不論輸入端D為何種狀態(tài)，都會使Q=0，Q非=1，即觸發(fā)器置0；當(dāng)SD=0且RD=1（SD的非為1，RD的非為0）時，Q=1，Q非=0，觸發(fā)器置1，SD和RD通常又稱為直接置1和置0端。我們設(shè)它們均已加入了高電平，不影響電路的工作。

　　1、基本RS觸發(fā)器（鎖存器）

　　（1）特性方程

　　2、RS觸發(fā)器

　?。?）特性方程

　　例2 同步RS觸發(fā)器，設(shè)初始狀態(tài)為0，已知輸入R、S的波形圖如圖，畫出輸出Q的波形圖。

　　解：將每個時段對應(yīng)的R、S的波形高電平設(shè)為1低電平設(shè)為0，代入特性方程

　　計算出Qn+1的值并還原成波形。對于同步RS觸發(fā)器要注意在CP信號時有效時輸入端的波形會影響輸出端得輸出狀態(tài)，在CP信號時無效時輸入端的波形就不會影響輸出端得輸出狀態(tài)此時觸發(fā)器的狀態(tài)不變。如：

　　在t1～t2時刻CP=1，此時觸發(fā)器處于工作狀態(tài)此時R=0，S=1，Qn=0，通過特性方程計算可知Qn+1=1高電平。

　　同理t2～t3時刻，觸發(fā)器仍處于工作狀態(tài)將輸入信息和電路的原來狀態(tài)帶入公式計算得到Qn+1=0低電平。

　　在t3～t4時刻CP=0，電路處于非工作狀態(tài)，因此觸發(fā)器的狀態(tài)不會隨輸入信號變化而變化，所以輸出信號保持不變。

　　將每個有效時刻對應(yīng)的R、S的波形高電平設(shè)為1低電平設(shè)為0，代入特性方程

　　計算出Qn+1的值并還原成波形。但在主從結(jié)構(gòu)的觸發(fā)器中電路發(fā)生變化的時間是某一個特定的時刻。

　　如：

　　在t1時刻主從RS觸發(fā)器處于工作狀態(tài)，R=1，S=0，Qn=0，代入特性方程得Qn+1=1高電平。在此時刻之后觸發(fā)器不工作，觸發(fā)器得狀態(tài)保持不變，因此波形不變化。

　　同理觸發(fā)器下一次工作是在t2時刻，將信號量和原狀態(tài)代如公式得Qn+1=1。

　　3、JK觸發(fā)器

　　（1）特性方程

　　將每個時段對應(yīng)的J、 K的波形高電平設(shè)為1低電平設(shè)為0，代入特性方程

　　計算出Qn+1

　　的值并還原成波形。如：

　　在t1～t2時刻CP=1，此時觸發(fā)器處于工作狀態(tài)此

　　時J=1，K=0，Qn=0，通過特性方程計算可知Qn+1=1高電平。

　　同理t2～t3時刻，觸發(fā)器仍處于工作狀態(tài)將輸入信息和電路的原來狀態(tài)J=0，K=0，Qn=1帶入公式計算得到Qn+1=1高電平。

　　在t3～t4時刻CP=0，電路處于非工作狀態(tài)，因此觸發(fā)器的狀態(tài)不會隨輸入信號變化而變化，所以輸出信號保持不變。

　　將每個有效時刻對應(yīng)的J、 K的波形高電平設(shè)為1低電平設(shè)為0，代入特性方程

　　計算出Qn+1的值并還原成波形。如：

　　在t1時此時觸發(fā)器處于工作狀態(tài)此時J=1，K=0，Qn=0，通過特性方程計算可知Qn+1=1高電平。在此時刻之后觸發(fā)器不工作，觸發(fā)器得狀態(tài)保持不變，因此波形不變化。

　　同理觸發(fā)器下一次工作是在t2時刻，將信號量和原狀態(tài)代如公式得Qn+1=0。