一文詳解電子封裝可靠性技術(shù)

電子封裝是芯片成為器件的重要步驟，涉及的材料種類(lèi)繁多，大量材料呈現(xiàn)顯著的溫度相關(guān)、率相關(guān)的非線性力學(xué)行為。 相關(guān)工藝過(guò)程中外界載荷與器件的相互作用呈現(xiàn)典型的多尺度、多物理場(chǎng)特點(diǎn)，對(duì)電子封裝的建模仿真方法也提出了相應(yīng)的要求。 在可靠性驗(yàn)證方面，封裝的失效主要包括熱-力致耦合失效、電-熱-力致耦合失效等。 隨著新型封裝材料、技術(shù)的涌現(xiàn)，電子封裝可靠性的試驗(yàn)方法、基于建模仿真的協(xié)同設(shè)計(jì)方法均亟待新的突破與發(fā)展。

0 前言

電子封裝是電子制造產(chǎn)業(yè)鏈中將芯片轉(zhuǎn)換為能夠可靠工作的器件的過(guò)程。 由于裸芯片無(wú)法長(zhǎng)期耐受工作環(huán)境的載荷、缺乏必要的電信號(hào)連接，無(wú)法直接用于電子設(shè)備。 因此，雖然不同類(lèi)型產(chǎn)品有所差別，但是電子封裝的主要功能比較接近，主要包括四大功能：①機(jī)械支撐，將芯片及內(nèi)部其他部件固定在指定位置； ②環(huán)境保護(hù)，保護(hù)芯片免受外界的水汽、腐蝕、灰塵、沖擊等載荷影響； ③電信號(hào)互連，為內(nèi)部組件提供電通路及供電； ④散熱，將芯片工作時(shí)產(chǎn)生的熱量及時(shí)導(dǎo)出。 按照工藝階段的不同，電子封裝通常可分為零級(jí)封裝(芯片級(jí)互連)、一級(jí)封裝(芯片級(jí)封裝)、二級(jí)封裝(模塊級(jí)封裝)和三級(jí)組裝。

由于芯片及封裝涉及大量不同類(lèi)型材料，部分材料特性相差甚遠(yuǎn)，在封裝工藝過(guò)程中，如果內(nèi)部缺陷、殘余應(yīng)力、變形等問(wèn)題控制不當(dāng)，極易在封裝過(guò)程中或者產(chǎn)品服役中引發(fā)可靠性問(wèn)題。 隨著封裝密度不斷提升、功能多樣化，如 3D 封裝、異質(zhì)集成技術(shù)等，電子封裝中多場(chǎng)多尺度耦合的可靠性問(wèn)題更加明顯。

1 電子封裝可靠性研究共性技術(shù)

1.1 典型封裝材料

目前制約微電子器件封裝快速發(fā)展的一大因素就是缺乏相應(yīng)的封裝材料及完整的材料數(shù)據(jù)。 封裝材料關(guān)系著電子微器件的強(qiáng)度和可靠性，材料的力學(xué)響應(yīng)對(duì)于封裝材料的選取和電子微器件的強(qiáng)度與可靠性設(shè)計(jì)非常關(guān)鍵。 因此急需針對(duì)典型封裝材料的優(yōu)缺點(diǎn)進(jìn)行評(píng)價(jià)、開(kāi)發(fā)加速評(píng)估方法，展望適合未來(lái)封裝技術(shù)發(fā)展的先進(jìn)封裝材料。

封裝材料一般包括：互連材料、基板材料和密封材料等。 其中互連材料與芯片直接接觸，對(duì)芯片散熱和可靠性最為關(guān)鍵，其需要耐受的溫度和應(yīng)力也更高。 本文以封裝互連材料為例，介紹其研究進(jìn)展與挑戰(zhàn)。

由于 RoHS 和 WEEE 指令的限制，Sn-Pb 焊料無(wú)法繼續(xù)應(yīng)用于電子器件。 目前，無(wú)鉛焊料主要以錫為基礎(chǔ)，通過(guò)添加 Cu、Ag、Zn、Bi 等合金元素組成，主要包括 Sn-Cu 合金、Sn-Ag 合金、Sn-Ag-Cu合金、Sn-Zn 合金以及Sn-Bi合金等。

Sn-Cu 二元合金的共晶成分是 Sn-0.7Cu，共晶溫度為 227℃，Sn-Cu 合金由于其優(yōu)異的力學(xué)性能和低廉的價(jià)格，被認(rèn)為是含鉛焊料最有潛力的替代焊料。 Sn-Ag 二元合金的共晶成分是 Sn-3.5Ag，共晶溫度是 221℃。 Sn-Ag 合金具有優(yōu)異的力學(xué)性能和較好的可靠性，其缺點(diǎn)是潤(rùn)濕性比較差且表面張力比較高。 為克服這一缺點(diǎn)，人們?cè)?Sn-Ag 合金中加入Cu 形成了具有優(yōu)異潤(rùn)濕性和力學(xué)性能的 Sn-Ag-Cu 合金，它已成為近年來(lái)使用最廣泛的焊料合金。

有研究通過(guò)添加一些稀土元素來(lái)進(jìn)一步改善焊料的綜合性能。 Sn 和 Zn 元素可以以固溶體的形式存在，Sn-Zn 系合金的研究也有明顯的進(jìn)展，但其潤(rùn)濕性、抗氧化性、力學(xué)性能和熱學(xué)性能往往不相匹配。 Sn-Bi 系合金也是典型的低熔點(diǎn)合金，但硬度高、延伸率低，其導(dǎo)電性和導(dǎo)熱性略低于前幾種合金焊料。

當(dāng)前，隨著半導(dǎo)體技術(shù)的發(fā)展，以 SiC 為代表的寬禁帶半導(dǎo)體材料由于其導(dǎo)熱系數(shù)高、介電常數(shù)低、帶隙高，可以實(shí)現(xiàn)器件在 200℃ 以上結(jié)溫下穩(wěn)定工作，是功率半導(dǎo)體器件的必然發(fā)展趨勢(shì)。 當(dāng)環(huán)境溫度高于 200℃ 時(shí)，絕大多數(shù)焊點(diǎn)合金的抗疲勞性能和抗蠕變性能均無(wú)法滿足寬禁帶器件互連的可靠性要求。 雖然個(gè)別焊料合金可以勉強(qiáng)滿足高溫封裝要求，但它們價(jià)格昂貴(如 Au/Sn，Au/Ge，Au/Si)或者加工性差(如 Bi/Ag，Zn/Al)。 因此，急需發(fā)展新型的耐高溫連接材料和技術(shù)。

近年來(lái)，研究人員在耐高溫互連材料方面做了大量努力。 提出了多種滿足寬禁帶電子器件高溫封裝要求的互連技術(shù)。 其中以瞬時(shí)液相擴(kuò)散連接(Transient liquid phase, TLP)和低溫?zé)Y(jié)金屬連接(Low temperature joining technique, LTJT)廣受關(guān)注。

TLP 是將低熔點(diǎn)的中間層材料置于高熔點(diǎn)的母材中間，在適當(dāng)?shù)膲毫ο录訜岬礁哂谥虚g層材料熔點(diǎn)溫度，熔化中間層材料并與母材反應(yīng)生成高熔點(diǎn)的金屬間化合物而實(shí)現(xiàn)低溫固態(tài)連接。 TLP 連接的中間層材料必須具有較低的熔點(diǎn)，常用的低熔點(diǎn)元素有Sn和In，二者的熔點(diǎn)分別為 231℃和 156℃，能與這兩種元素形成高熔點(diǎn)金屬間化合物的元素有Ag、Au、Ni。 Cu 與 Sn 之間也可形成 Cu-Sn 高熔點(diǎn)化合物。

綜上，TLP 連接可以實(shí)現(xiàn)低溫連接和高溫應(yīng)用，是寬禁帶半導(dǎo)體器件互連的可行技術(shù)。 但是這種方法也有明顯缺點(diǎn)，如需要事先在連接件表面鍍覆金屬，增加了成本和工序； 連接時(shí)保溫時(shí)間較長(zhǎng)，而且連接完成后往往還需要進(jìn)行退火處理。 雖然耐溫能力比傳統(tǒng)焊料合金有明顯提高，但是脆性的金屬間化合物高溫可靠性仍存在隱患； 工藝控制方法略微復(fù)雜，需要避免反應(yīng)不充分或者過(guò)反應(yīng)。

因此，低溫?zé)Y(jié)金屬連接技術(shù)受到更為廣泛的關(guān)注，尤其是低溫?zé)Y(jié)納米銀連接技術(shù)，由于其高導(dǎo)熱、低壓/無(wú)壓力燒結(jié)、低溫?zé)Y(jié)致密和低彈性模量等特性，已成為目前寬禁帶半導(dǎo)體器件封裝的首選互連材料。

近年來(lái)，針對(duì)納米銀焊膏的燒結(jié)工藝及其燒結(jié)銀接頭的性能及機(jī)械可靠性已經(jīng)有了大量的研究成果。 例如，YANG 等發(fā)現(xiàn)，在相同的電流密度下，使用納米銀膏封裝的發(fā)光二極管(Light emitting diode, LED)比用焊料和導(dǎo)電銀膠封裝的LED 光輸出量大，表明其熱導(dǎo)率優(yōu)于焊料和導(dǎo)電銀膠。 BAI 等利用低溫?zé)Y(jié)納米銀對(duì)單芯片封裝和多芯片封裝進(jìn)行了深入研究。 結(jié)果表明，低溫?zé)Y(jié)連接法封裝的功率半導(dǎo)體模塊比傳統(tǒng)焊料封裝的功率半導(dǎo)體模塊具有更好的電學(xué)、熱學(xué)和力學(xué)性能。

雖然在大多數(shù)電子器件應(yīng)用場(chǎng)合，燒結(jié)銀的性能已被證明具有顯著優(yōu)勢(shì)。 但是以往低溫?zé)Y(jié)需要輔助較高壓力，工藝復(fù)雜，設(shè)備要求高。 因此不少學(xué)者通過(guò)改進(jìn)材料制備方法和工藝，簡(jiǎn)化了互連工藝復(fù)雜度，降低低溫?zé)Y(jié)工藝和設(shè)備成本。 例如，YASUDA 等在 250℃-400℃ 和輔助壓力小于 5MPa 的條件下，使用粒徑為 5-20nm 的銀作為連接材料，實(shí)現(xiàn)了芯片與基板的互連且剪切強(qiáng)度達(dá)到 20MPa 以上。 FU 等利用粒徑為 2 μm 以下的銀顆粒，在 250℃ 下首次無(wú)壓燒結(jié)實(shí)現(xiàn)了大尺寸芯片(≥100 mm?^2^?)與基板的連接，其剪切強(qiáng)度達(dá)到 40 MPa，孔隙率為 25.6%，熱導(dǎo)率為 263 W/m·K。

鑒于無(wú)壓燒結(jié)銀的致密度略低于大壓力燒結(jié)銀，低溫?zé)o壓燒結(jié)納米銀的性能和可靠性需要進(jìn)一步驗(yàn)證。 這是因?yàn)樵谙嗤臒Y(jié)工藝下，連接面積越大，相應(yīng)的孔隙率越高，連接強(qiáng)度越低； 提高升溫速率可以促進(jìn)焊膏的致密化過(guò)程，有利于晶粒的均勻化，但容易造成連接層產(chǎn)生缺陷，致使芯片受到熱沖擊，如果燒結(jié)溫度太高或保溫時(shí)間太長(zhǎng)不利于銀顆粒燒結(jié)致密化過(guò)程，反而會(huì)使晶粒粗化。

為解決上述問(wèn)題，LU 等率先利用電流輔助燒結(jié)技術(shù)可以在 1 s 內(nèi)實(shí)現(xiàn)電子器件與銅基板的快速致密化互連，燒結(jié)銀層的導(dǎo)電率高達(dá) 3.7×10****^7 ^****S/m，比傳統(tǒng)熱壓燒結(jié)銀層高近兩個(gè)數(shù)量級(jí)，接頭剪切強(qiáng)度可達(dá) 40 MPa。 WANG 等將進(jìn)一步發(fā)現(xiàn)在低溫環(huán)境下包覆在納米銀焊膏表面有機(jī)物的熱分解可以促使納米銀顆粒在 180℃ 下完成燒結(jié)。 隨后，ALLEN 等利用該電流輔助燒結(jié)方法在電子印刷領(lǐng)域開(kāi)展了應(yīng)用研究。 該工藝過(guò)程可在 2 μs 內(nèi)使熱壓燒結(jié)接頭具有更高的抗機(jī)械疲勞性能。 CAO 等也發(fā)現(xiàn)在相同的加載水平下，電流輔助燒結(jié)銀接頭具有更好的循環(huán)剪切變形能力。

1.2 典型建模仿真方法

圖 1 為在電子封裝中有限元求解過(guò)程的基本流程圖，通常包括預(yù)處理、建模、求解和后處理等步驟，其中材料參數(shù)和模型對(duì)于仿真結(jié)果的準(zhǔn)確性有重要影響。

圖 1 半導(dǎo)體封裝有限元建模流程圖

1.2.1 多尺度建模

隨著封裝技術(shù)的不斷發(fā)展，封裝材料和結(jié)構(gòu)研究的尺度和時(shí)間跨度可能超過(guò) 12 個(gè)數(shù)量級(jí)，并且每個(gè)級(jí)別都涉及不同的領(lǐng)域，如圖 2 所示。 多尺度建模的最終目標(biāo)是從第一性原理開(kāi)始預(yù)測(cè)材料行為，將信息傳遞到分子尺度，最終傳遞到宏觀尺度。 從“自下而上”的角度來(lái)看，多尺度方法應(yīng)該考慮材料的內(nèi)在屬性。 目前的大部分工作都集中于納米結(jié)構(gòu)材料。

圖 2 模擬方法的尺度和時(shí)間跨度

對(duì)結(jié)構(gòu)分析來(lái)說(shuō)，基于連續(xù)介質(zhì)的方法被用以描述或預(yù)測(cè)宏觀材料的行為，例如傳統(tǒng)力學(xué)和有限元方法。 分子動(dòng)力學(xué)仿真主要關(guān)注具有熱力學(xué)平衡的結(jié)構(gòu)，這顯然不像是數(shù)學(xué)連續(xù)體，而是一種離散的晶格結(jié)構(gòu)。 因此，除非采取措施確保分析的等效性，否則對(duì)分子模型進(jìn)行連續(xù)力學(xué)概念的直接應(yīng)用是不恰當(dāng)?shù)摹?/p>

1.2.2 多物理場(chǎng)的耦合分析

在電子封裝流程中，多物理場(chǎng)效應(yīng)廣泛存在。 微機(jī)電系統(tǒng)(Microelectromechanical systems, MEMS)具有微米尺寸的組件，廣泛應(yīng)用于商業(yè)和工業(yè)系統(tǒng)中，如集成硅壓力傳感器、加速度計(jì)和運(yùn)動(dòng)檢測(cè)器等已經(jīng)在汽車(chē)和工業(yè)應(yīng)用中使用了多年。 這些微小型系統(tǒng)(有些甚至比人類(lèi)頭發(fā)更細(xì))從應(yīng)力、溫度、靜電、壓電和電磁效應(yīng)中催生出它們的功能。 有兩種數(shù)值技術(shù)可用于模擬涉及的多物理場(chǎng)：直接耦合和順序耦合。

(1) 直接耦合分析。 直接耦合分析將所有物理場(chǎng)組合為一個(gè)矩陣中的有限元方程，并將矩陣作為一個(gè)整體求解。 直接耦合的一個(gè)示例是熱效應(yīng)和電效應(yīng)的組合，以此研究電阻或介電材料的電磁能所產(chǎn)生的焦耳熱大小。 在某些換能器中，電學(xué)和力學(xué)的直接耦合可以確定施加電壓引起的變形量，反之亦然。 在這些類(lèi)型的分析案例中，我們就可以在單個(gè)解決方案中考慮所有物理場(chǎng)。

以 LED 的仿真為例。 LED 異質(zhì)結(jié)構(gòu)被認(rèn)為是一組平面半導(dǎo)體層和電極。 一維模型可用于模擬 LED 能帶圖，它可以視作異質(zhì)結(jié)構(gòu)內(nèi)的偏置電壓、電子和空穴傳輸?shù)暮瘮?shù)，還可以模擬提供光發(fā)射的載流子復(fù)合過(guò)程。 因此，我們可以獲得內(nèi)部量子效率(Internal Quantum Efficiency, IQE)、電流密度和發(fā)射光譜與 p-n 結(jié)偏壓和溫度之間的關(guān)系，如圖 3 所示。

圖 3 LED 芯片的仿真結(jié)果，所有結(jié)果都顯示在有源層上

(2) 順序耦合。 在順序耦合中，一個(gè)場(chǎng)的方程被部分求解，并且結(jié)果作為載荷(一個(gè)物理場(chǎng)與另一個(gè)物理場(chǎng)相互作用的結(jié)果)傳遞到下一個(gè)物理場(chǎng)以驅(qū)動(dòng)該場(chǎng)的求解。 然后分析軟件將此迭代傳遞到下一個(gè)物理場(chǎng)，依此類(lèi)推，直到最后一個(gè)場(chǎng)。 在這之后順序迭代過(guò)程從頭開(kāi)始直到找到最終解。

例如，在各種制造工藝、加速測(cè)試、不當(dāng)?shù)奶幚砗蛻?yīng)用過(guò)程中，LED器件和模塊中經(jīng)常產(chǎn)生空隙、裂縫和分層等缺陷。 缺陷主要在制造早期形成，但是在后續(xù)的溫度、濕度、應(yīng)力等不均勻載荷下逐步擴(kuò)展最終失效。 如圖 4 所示，通過(guò)非線性有限元法(Finite element method,FEM)對(duì)各種情況下的缺陷進(jìn)行建模，以研究界面、界面初始缺陷和熱接觸電阻、非線性應(yīng)力及光學(xué)界面之間的聯(lián)系，從而分析它們對(duì) LED 熱學(xué)及光學(xué)性能的影響。 在順序耦合場(chǎng)分析中，我們先計(jì)算初始溫度場(chǎng)，再將其傳遞給結(jié)構(gòu)分析。

圖 4 大功率 LED 的熱應(yīng)力分析

通常，對(duì)于多物理場(chǎng)分析，物理場(chǎng)之間的數(shù)據(jù)交換需要仔細(xì)協(xié)調(diào)，并且必須將各種場(chǎng)、載荷以及邊界條件的不同網(wǎng)格要求相關(guān)聯(lián)。 為了使所有這些功能正常運(yùn)行，需要在各個(gè)場(chǎng)之間進(jìn)行復(fù)雜的反饋循環(huán)，以便耦合分析能收斂到準(zhǔn)確解。 一些研究表明，在產(chǎn)品生命周期的不同階段，解決這類(lèi)問(wèn)題的時(shí)間和成本相差近 10 倍。 考慮更多的物理效應(yīng)可以產(chǎn)生更準(zhǔn)確的分析、更少的物理原型、更短的產(chǎn)品開(kāi)發(fā)周期、更低的開(kāi)發(fā)成本以及更快的上市時(shí)間。

有些分析可能具有單向耦合。 在熱應(yīng)力問(wèn)題中，溫度場(chǎng)在結(jié)構(gòu)場(chǎng)中產(chǎn)生熱應(yīng)變，但結(jié)構(gòu)應(yīng)變一般不影響溫度分布。 因此，不需要在兩個(gè)場(chǎng)的解中迭代。 更多復(fù)雜情況涉及雙向耦合。 例如，在 MEMS 的壓電分析中，處理結(jié)構(gòu)場(chǎng)和電場(chǎng)之間的相互作用。 在流體-結(jié)構(gòu)相互作用問(wèn)題中流體壓力導(dǎo)致結(jié)構(gòu)變形，反過(guò)來(lái)結(jié)構(gòu)導(dǎo)致流體解發(fā)生變化。 這些問(wèn)題需要兩個(gè)物理領(lǐng)域之間的迭代才能收斂。 場(chǎng)之間的耦合可以通過(guò)直接或間接實(shí)現(xiàn)耦合。 跨場(chǎng)的耦合可能很復(fù)雜，因?yàn)椴煌瑘?chǎng)在求解器中可能涉及不同類(lèi)型的分析。

電子制造中常用其他建模技術(shù)包括如下。

(1)子模型技術(shù)。 利用子建模技術(shù)，基于從一個(gè)初始的、相對(duì)粗糙的、全局的模型，研究模型中具有精細(xì)網(wǎng)格的局部部分。 當(dāng)需要獲得一個(gè)準(zhǔn)確的局部解，并且細(xì)化的局部區(qū)域建模對(duì)整體解的影響可以忽略不計(jì)時(shí)，子模型技術(shù)是十分有用的，可以結(jié)合使用線性和非線性過(guò)程。 子模型作為與全局分析獨(dú)立的分析運(yùn)行。

(2)自適應(yīng)網(wǎng)格技術(shù)。 自適應(yīng)網(wǎng)格劃分是一種工具，它可以在整個(gè)分析時(shí)保持高質(zhì)量的網(wǎng)格劃分，即使出現(xiàn)大變形或材料損耗，自適應(yīng)網(wǎng)格不會(huì)改變拓?fù)?元素和連接)。 自適應(yīng)網(wǎng)格重構(gòu)通常用于精度控制，然而它也可用于某些情況下的扭曲控制。

(3)單元移除和重新激活。 在一般分析步驟中，從模型中刪除指定的元素。 在移走之前，要移除的區(qū)域上的力/變量被存儲(chǔ)作用于該區(qū)域邊界的節(jié)點(diǎn)上。 在移除步中，這些力被降至零； 因此，移除部分對(duì)于剩余部分是完全沒(méi)有影響的。 這些力被逐漸降低，以確保去除元素對(duì)模型平滑的影響。

1.3 失效類(lèi)型及機(jī)理分析

經(jīng)過(guò)封裝后的電子產(chǎn)品需要經(jīng)過(guò)嚴(yán)格的可靠性試驗(yàn)，才能最終篩選出合格產(chǎn)品供應(yīng)給產(chǎn)業(yè)鏈下游。 相關(guān)的可靠性試驗(yàn)標(biāo)準(zhǔn)較多，通常來(lái)說(shuō)，可供參考的主要標(biāo)準(zhǔn)有國(guó)軍標(biāo)(GJB 548、GJB 150)、國(guó)標(biāo)(GB/T 2423)、美軍標(biāo)(MIL-STD-202、MIL-STD-750、MIL-STD-883)、JEDEC 標(biāo)準(zhǔn)(Joint Electron Device Engineering Council，電子器件工程聯(lián)合會(huì))中的 JESD22 系列等。 常見(jiàn)的可靠性試驗(yàn)見(jiàn)表 1。

表 1 常見(jiàn)的可靠性試驗(yàn)

總體來(lái)說(shuō)，在可靠性試驗(yàn)和實(shí)際應(yīng)用中，封裝互連材料的失效主要為電-熱-力致耦合失效。 其中電對(duì)互連可靠性的影響主要表現(xiàn)為兩方面：電流密度超過(guò)閾值導(dǎo)致電遷移和電致發(fā)熱引起的溫度變化(即功率循環(huán))。 電遷移的主要原因是電流超過(guò)一定閾值后，電子風(fēng)引起互連材料內(nèi)部的原子定向遷移，從而導(dǎo)致局部電流進(jìn)一步集中，從而形成正反饋，并最終導(dǎo)致互連結(jié)構(gòu)的孔洞和斷路。 另一方面，隨著電子制造技術(shù)的進(jìn)步，芯片互連材料越來(lái)越廣泛地應(yīng)用于動(dòng)態(tài)服役環(huán)境(即應(yīng)力和應(yīng)變的分布隨著時(shí)間而變化的環(huán)境)中。 而功率耗散和環(huán)境溫度的周期性變化使得電子封裝及其組件在封裝工藝或者服役過(guò)程中不斷經(jīng)歷溫度循環(huán)的作用。 由于芯片、基板以及互連材料的熱膨脹系數(shù)(Coefficient of thermal expansion, CTE)不匹配，使得在互連界面處應(yīng)力不為零，會(huì)導(dǎo)致焊層產(chǎn)生塑性應(yīng)變的積累，使得互連焊層中的損傷不斷累積，發(fā)生翹曲、氣孔、裂紋，導(dǎo)致最終失效，如圖 5 所示，我們稱(chēng)之為低周棘輪疲勞失效。

圖 5 器件失效機(jī)理

WANG 等對(duì)低溫?zé)Y(jié)納米銀焊膏薄膜試樣的單軸棘輪失效行為進(jìn)行研究。 從圖 6 可以看出，材料的低周棘輪疲勞塑性應(yīng)變演化可分為三個(gè)階段：初始快速累積、穩(wěn)態(tài)增長(zhǎng)和加速斷裂。 第一階段較為短暫，在此階段棘輪應(yīng)變迅速累積。 第二階段占試件循環(huán)壽命的大部分，此階段棘輪應(yīng)變以一個(gè)幾乎恒定的速率累積，棘輪應(yīng)變穩(wěn)定增長(zhǎng)； 進(jìn)入加速斷裂階段后，棘輪應(yīng)變率和棘輪應(yīng)變均表現(xiàn)出加速增長(zhǎng)的趨勢(shì)，試樣在很少的循環(huán)次數(shù)內(nèi)就因過(guò)大的棘輪應(yīng)變而導(dǎo)致最終破壞，此階段往往很短暫。 由于第二階段占試件循環(huán)壽命的大部分，因此應(yīng)重點(diǎn)關(guān)注棘輪失效行為的第二階段。 第二階段的棘輪應(yīng)變率也是區(qū)分棘輪失效行為和疲勞失效行為的一個(gè)重要參數(shù)。

圖 6 典型的低溫?zé)Y(jié)納米銀焊膏膜的棘輪演化曲線

對(duì)于傳統(tǒng)的錫鉛焊料，劉勝率領(lǐng)的課題組在 20 世紀(jì) 90 年代前后做了大量的系統(tǒng)性的研究工作。 CHEN 等對(duì) 63Sn37Pb 也進(jìn)行了相關(guān)研究，在室溫下對(duì) 63Sn37Pb 進(jìn)行了系列棘輪變形試驗(yàn)，得到63Sn37Pb 在不同保持時(shí)間、平均應(yīng)力、應(yīng)力幅值和加載歷史下的棘輪和疲勞變形行為，還采用 Anand 模型預(yù)測(cè) 63Sn37Pb 的棘輪和疲勞變形行為。 隨后對(duì)用于替代錫鉛焊料的無(wú)鉛焊料和導(dǎo)電膠也不可避免的需要研究其棘輪和疲勞行為。 例如，AMALU等[55]研究了倒裝芯片封裝中無(wú)鉛焊料連接半導(dǎo)體器件時(shí)，其高溫可靠性及黏塑性行為。

針對(duì)有機(jī)膠復(fù)合黏連材料，MA 等采用動(dòng)態(tài)熱力分析儀 (Dynamic thermomechanical analysis, DMA)研究了高溫下各向異性導(dǎo)電膠(Anisotropic conductive film, ACF)在應(yīng)力控制下的單軸棘輪行為，討論了平均應(yīng)力、應(yīng)力幅值、環(huán)境溫度和加載歷史對(duì)其單軸棘輪行為的影響， 發(fā)現(xiàn)其楊氏模量隨溫度升高而降低，棘輪應(yīng)變隨平均應(yīng)力、應(yīng)力幅值和溫度的升高而增大，并且加載歷史也對(duì)棘輪過(guò)程有重要的影響； TAN 等研究了采用 ACF 封裝連接器件在受溫度和濕度影響時(shí)的復(fù)雜力學(xué)行為，如剪切和循環(huán)疲勞。 研究發(fā)現(xiàn)器件互連在斷裂前的最大剪切力達(dá)到 465.0 N，循環(huán)疲勞極限強(qiáng)度為 143.5 N。

雖然納米銀焊膏作為一種性能優(yōu)異的新型無(wú)鉛互連材料，已受到廣泛關(guān)注。 在被廣泛應(yīng)用半導(dǎo)體器件封裝之前，研究其棘輪失效行為和疲勞失效行為是不可或缺的。 這對(duì)指導(dǎo)低溫?zé)Y(jié)銀作為芯片互連材料在高溫應(yīng)用中意義重大。

目前，針對(duì)電子器件的高溫封裝應(yīng)用，芯片互連材料除物理性能，如 CTE、楊氏模量等之外、疲勞、蠕變特性及其與溫度的關(guān)系則是更關(guān)鍵因素。 因此，部分學(xué)者率先研究了納米銀焊膏材料的機(jī)械可靠性。 例如，CHEN 等研究了納米銀焊膏燒結(jié)銀膜在溫度區(qū)間為?60℃到 300℃的拉伸和棘輪特性，并且討論了在 150℃下加載速率、應(yīng)力幅值和平均應(yīng)力對(duì)燒結(jié)銀膜的棘輪特性的影響。 WANG 等討論了棘輪—疲勞的交互影響。

部分學(xué)者還針對(duì)低溫?zé)Y(jié)納米銀材料作為封裝互連時(shí)的可靠性進(jìn)行了研究。 例如，WANG 等研究了 1.1×1.1 mm****^2^**** 芯片連接的低溫?zé)Y(jié)納米銀焊膏的可靠性。 他們通過(guò)對(duì)低溫?zé)Y(jié)銀封裝互連器件開(kāi)展?40～150℃的溫度循環(huán)試驗(yàn)，發(fā)現(xiàn)在經(jīng)歷 900 周期溫度循環(huán)老化后，燒結(jié)納米銀互連的微觀結(jié)構(gòu)未出現(xiàn)明顯變化，但其芯片連接強(qiáng)度會(huì)出現(xiàn)小幅下降。 李欣設(shè)計(jì)了納米銀焊膏搭接剪切試樣，并對(duì)接頭在室溫和高溫下的力學(xué)性能進(jìn)行了全面的試驗(yàn)和理論研究。 采用了應(yīng)力或應(yīng)變控制方式，對(duì)搭接接頭進(jìn)行了等溫循環(huán)剪切試驗(yàn)，考察了平均應(yīng)力、應(yīng)力幅值以及環(huán)境溫度對(duì)接頭可靠性的影響。 齊昆等則結(jié)合 LED 應(yīng)用需求，研究了燒結(jié)納米銀互連 1.1×1.1 mm****^2^**** LED 芯片的循環(huán)剪切疲勞行為，獲得了其疲勞壽命曲線族。

隨著應(yīng)用場(chǎng)景的不斷拓展，燒結(jié)納米銀被逐漸用于封裝更大面積電子芯片，因此，研究人員探索了連接面積對(duì)封裝連接可靠性的影響，發(fā)現(xiàn)無(wú)壓燒結(jié)過(guò)程中，相同燒結(jié)工藝下連接面積越大，相應(yīng)的燒結(jié)孔隙率越高，連接強(qiáng)度也隨之降低，無(wú)壓燒結(jié)工藝應(yīng)被局限于連接面積小于 10 ×10 mm****^2^**** 的應(yīng)用。 為克服無(wú)壓燒結(jié)納米銀工藝方法的這一局限性，隨后曹云嬌等提出了燒結(jié)時(shí)間短、效率高的電流輔助燒結(jié)工藝，實(shí)現(xiàn)了納米銀焊膏的快速燒結(jié)，并且研究了相應(yīng)的電流燒結(jié)納米銀互連焊層的力學(xué)可靠性。 通過(guò)循環(huán)剪切試驗(yàn)發(fā)現(xiàn)，平均應(yīng)力和應(yīng)力幅值對(duì)電流燒結(jié)納米銀互連焊層的棘輪行為影響明顯，電流燒結(jié)納米銀互連焊層的棘輪變形水平隨平均應(yīng)力和應(yīng)力幅值的增加而提高，壽命相應(yīng)降低。 為了更好地預(yù)測(cè)電流燒結(jié)納米銀的優(yōu)異抗疲勞可靠性，CHEN 等基于 Ohno-Wang 和 Armstrong-Fedrick (OW-AF) 非線性運(yùn)動(dòng)硬化準(zhǔn)則的粘塑性模型和 Anand 模型嵌入 ABAQUS 商用有限元軟件中來(lái)預(yù)測(cè)電流燒結(jié)納米銀互連焊層的棘輪行為，證明了 OW-AF 模型的預(yù)測(cè)結(jié)果的準(zhǔn)確性優(yōu)于Anand 模型。 該預(yù)測(cè)方法可用于更好的指導(dǎo)電子封裝針對(duì)電-熱-機(jī)械可靠性設(shè)計(jì)與增強(qiáng)。

2 典型電子封裝領(lǐng)域可靠性研究

2.1 LED 封裝可靠性研究

LED 封裝可靠性是典型的光、熱、力耦合問(wèn)題，因此其評(píng)價(jià)標(biāo)準(zhǔn)圍繞光學(xué)性能、熱學(xué)性能和力學(xué)性能等方向。 在 LED 性能及可靠性中涉及各種封裝材料和工藝主要包括：光轉(zhuǎn)換材料、封裝膠、固晶材料、封裝基板。

(1) 光轉(zhuǎn)換材料。?在大功率 LED 封裝中，熒光粉材料是最常用的光轉(zhuǎn)換材料。 其按材料分可分為稀土石榴石系、硅酸鹽系、含氮化合物系和硫化物系四大系列。 其中鉛酸鹽的釔鋁石榴石(Y3Al5O12)是目前使用最廣泛的熒光粉，俗稱(chēng) YAG 熒光粉。 該熒光粉的顆粒直徑通常在 5～35 μm，具有亮度高、發(fā)射峰寬、成本低的優(yōu)點(diǎn)，但激發(fā)波段窄，光譜中缺乏紅光的成分，顯色指數(shù)不高。 國(guó)外研究學(xué)者研究了熒光粉顆粒直徑對(duì) LED 出光的影響，通過(guò)試驗(yàn)證實(shí)，當(dāng)粒徑大約為 20 μm 時(shí)，LED 的光通量最大。

通常熒光粉和封裝膠混合后涂覆，封裝膠導(dǎo)熱性能較差，熒光粉光轉(zhuǎn)換過(guò)程中產(chǎn)熱無(wú)法有效散出，導(dǎo)致硅膠在高溫時(shí)性能變化，甚至“碳化”。 熒光粉溫度過(guò)高將導(dǎo)致光學(xué)和熱學(xué)性能的變差，也會(huì)使 LED 可靠性變差，甚至高溫時(shí)會(huì)不發(fā)光，產(chǎn)生“熱淬滅”現(xiàn)象。 LED 封裝中主要應(yīng)用的涂覆方法有：點(diǎn)膠涂覆、保形涂覆和遠(yuǎn)離涂覆。 點(diǎn)膠自由涂覆由于工藝簡(jiǎn)單、成本低，是 LED 封裝中最常用的熒光粉涂覆方法，被廣泛使用。 其直接將熒光粉膠涂覆在芯片表面，通過(guò)其自由流動(dòng)成型而得到熒光粉層。 這種方法得到的熒光粉層高度遠(yuǎn)小于寬度，從而引起封裝 LED 中間區(qū)域色溫偏高而側(cè)邊區(qū)域偏黃，即產(chǎn)生“黃圈”，空間顏色均勻性差。

在芯片周?chē)鶆蛲扛矡晒夥郾蛹礊楸Ｐ瓮扛?，具有?yōu)良的空間顏色均勻性和光效。 目前保形涂覆工藝研究很多，如電泳法、溶液蒸發(fā)法、晶圓級(jí)旋涂法、沉降法和粉漿法、噴涂法等。 但保形涂覆工藝復(fù)雜、成本高，熒光粉層的后向散射嚴(yán)重，芯片和支架對(duì)光能吸收嚴(yán)重，降低了封裝效率，同時(shí)芯片工作過(guò)程發(fā)熱會(huì)引起的熒光粉溫度升高，熒光粉效率隨著溫度的升高呈指數(shù)下降的趨勢(shì)并且過(guò)高的熒光粉層溫度引起明顯的光學(xué)性能下降。

遠(yuǎn)離涂覆是將熒光粉層與芯片相隔離，芯片與熒光粉層并不直接接觸。 然而，遠(yuǎn)離涂覆往往需要采用特殊結(jié)構(gòu)的 LED 封裝支架，降低后續(xù)光學(xué)設(shè)計(jì)自由度。 美國(guó)研究學(xué)者研究發(fā)現(xiàn)，采用遠(yuǎn)離涂覆，顯著減小了后向散射，可將光效提高 7％。 華中科技大學(xué)羅小兵課題組設(shè)計(jì)了基于點(diǎn)涂法的半球薄層熒光粉遠(yuǎn)離涂覆方法，實(shí)現(xiàn) LED 封裝高空間顏色均勻性。

另外，在熒光粉膠中，熒光粉的密度遠(yuǎn)遠(yuǎn)大于硅膠密度，導(dǎo)致熒光粉在硅膠中會(huì)向下沉淀，分布不均勻，進(jìn)而產(chǎn)生色溫升高、一致性變差等問(wèn)題。 美國(guó)專(zhuān)家對(duì)其色溫漂移問(wèn)題進(jìn)行研究，證明熒光粉沉降會(huì)導(dǎo)致熒光粉層上下濃度變化，影響色溫和光通量等光學(xué)性能。 在沉降過(guò)程中，上部的濃度變化要明顯大于中間部。 芯片結(jié)構(gòu)不同，熒光粉沉淀對(duì)光學(xué)性能的影響也不同。 華中科技大學(xué)羅小兵課題組通過(guò)試驗(yàn)觀察證實(shí)了熒光粉沉淀，如圖 7 所示，硅膠固化后大顆?；就Ａ粼诘讓?。

圖 7 熒光粉顆粒沉淀實(shí)物截面圖

近十幾年，量子點(diǎn)(Quantumdot，QD)材料，一種納米尺寸半導(dǎo)體材料，受到越來(lái)越多的企業(yè)和科研院所重視，得到了廣泛研究。 量子點(diǎn)是一種半導(dǎo)體納米顆粒，具有很強(qiáng)的量子限閾效果，使得連續(xù)的能帶變?yōu)榉至⒛芗?jí)，進(jìn)而具有熒光效果。 相比于熒光粉，量子點(diǎn)的發(fā)光波長(zhǎng)是可以隨著粒徑改變的，量子效率比較高。 因?yàn)槭羌{米顆粒，所以光散射極低，發(fā)光半峰寬很窄，色彩飽和度很高。

由于量子點(diǎn)是納米級(jí)尺寸，納米顆粒較高的表面能和顆粒之間的庫(kù)侖力或范德華力使得量子點(diǎn)容易發(fā)生團(tuán)聚。 此外，量子點(diǎn)表面配體常常與硅膠或環(huán)氧樹(shù)脂中基團(tuán)不兼容，會(huì)導(dǎo)致非輻射能量轉(zhuǎn)移增大，引起量子點(diǎn)發(fā)光效率降低，光轉(zhuǎn)換效率下降和封裝劑難固化等不良問(wèn)題。 在國(guó)內(nèi)外的研究中，針對(duì)量子點(diǎn)團(tuán)聚和與硅膠/環(huán)氧樹(shù)脂的不兼容問(wèn)題，多數(shù)采用的是將量子點(diǎn)和與其兼容的聚合物混合制成薄膜，并通過(guò)遠(yuǎn)離封裝的形式制備，量子點(diǎn)發(fā)光二極管(Quantum dot light emitting diode,QLED)。

另外，量子點(diǎn)在光吸收和光轉(zhuǎn)換方面具有一定閾值，當(dāng)照射光強(qiáng)度或 LED 工作電流較大時(shí)，量子點(diǎn)發(fā)光性能往往呈現(xiàn)出“飽和效應(yīng)”，具體表現(xiàn)為光轉(zhuǎn)換效率陣低，光通量下降，色溫升高和色坐標(biāo)發(fā)生變化等。 隨著封裝密度的増加，工作功率的增加，飽和效應(yīng)將更大的影響量子點(diǎn)在 LED 封裝的發(fā)展和應(yīng)用。

(2) 封裝膠。?在 LED 封裝過(guò)程中，通常采用環(huán)氧樹(shù)脂或硅膠作為封裝膠。 但由于環(huán)氧樹(shù)脂容易出現(xiàn)老化變黃，嚴(yán)重影響出光效率，而硅膠具有更好的光-熱穩(wěn)定性，透光率也很高，所以在封裝過(guò)程中常用硅膠作為封裝膠體。 硅膠對(duì)不同顏色的光透光率通常能達(dá)到 97％以上。 提高 LED 封裝膠折射率可有效減少芯片和封裝材料界面上的全反射，因此高折射率、高透光率的封裝材料對(duì)于提高取光效率也很重要。 目前主要產(chǎn)品來(lái)自美國(guó)道康寧公司，其推出的高折射率硅膠比傳統(tǒng)的環(huán)氧樹(shù)脂材料具有更好的光-熱穩(wěn)定性，透光率也很高，因而能顯著改善 LED 的光學(xué)性能。

國(guó)內(nèi)外學(xué)者通過(guò)開(kāi)發(fā)或者改良工藝，也實(shí)現(xiàn)了硅膠質(zhì)量的提升。 在封裝膠中摻雜高折射率的散射粒子，可以提升封裝膠的折射率，減少界面全反射，從而提升取光效率。 摻雜的粒子包括納米TiO2粒子、ZnO粒子。 WANG 等將二氧化鈦納米顆粒摻雜入硅膠中，如圖 8 所示。 結(jié)果表明將藍(lán)光 LED 芯片上硅膠分為兩層，接觸芯片的一層摻雜二氧化鈦顆粒，上層為純硅膠，在 20 mA 和 80 mA 工作電流時(shí)，可以將光通量分別提升 3％和 5％，在老化試驗(yàn)中，發(fā)現(xiàn)光通量衰減情況得到一定程度抑制。

圖 8 納米 Ti 化摻雜硅膠的封裝結(jié)構(gòu)

(3) 固晶材料。?良好的散熱對(duì)于大功率 LED 封裝至關(guān)重要，是保障 LED 能夠維持高光學(xué)性能的前提條件，是實(shí)現(xiàn) LED 封裝高可靠性的重要內(nèi)容。 解決 LED 封裝散熱的最主要的方法是利用高導(dǎo)熱的界面材料和基板材料降低芯片到外部環(huán)境的熱阻，將芯片的熱量快速傳導(dǎo)到外部的散熱器中。 LED 芯片產(chǎn)生的絕大部分熱量是通過(guò)固晶層向下傳導(dǎo)，因此固晶層不僅起到固定 LED 芯片的作用，而且是熱量傳遞的必經(jīng)路徑，是散熱關(guān)鍵，因而需要降低固晶層熱阻。 目前采用的主流方法為采用高導(dǎo)熱率的固晶材料。

由于成本較低、工藝溫度較低，絕緣膠為早期應(yīng)用產(chǎn)品； 隨著功率的增大，由于絕緣膠熱導(dǎo)率低，己經(jīng)很少使用。 目前主流的固晶材料是導(dǎo)電銀膠和共晶焊料。 導(dǎo)電銀膠主要成份為銀粉和樹(shù)脂，具有一定的導(dǎo)電性，熱導(dǎo)率大于 2 W/m·K，但含有一定的有毒物質(zhì)，比如鉛。 LED 封裝功率越來(lái)越大，固晶材料需要更高的熱導(dǎo)率，因此人們制造了金錫、錫銀銅等共晶焊料，將熱導(dǎo)率提升到 60 W/m·K 以上，而且共晶焊料已經(jīng)成為目前市場(chǎng)上大功率 LED 主流固晶材料。 為了使得 LED 壽命延長(zhǎng)，應(yīng)用更加廣泛，大量學(xué)者將研究熱點(diǎn)集中于提升材料熱導(dǎo)率，主要為摻雜高熱導(dǎo)率材料，如摻雜金剛石、碳納米管、納米銀等。 國(guó)外學(xué)者將銀膠、錫銀銅焊料及加入碳納米管的焊料分別進(jìn)行研究試驗(yàn)，結(jié)果證實(shí)具有碳納米管的焊料熱導(dǎo)率更高，更能減小固晶層界面熱阻。 陳明祥老師課題組通過(guò)研究發(fā)現(xiàn)，當(dāng)固晶材料熱導(dǎo)率提升時(shí)，固晶層界面熱阻降低，使得封裝總熱阻降低，可以增加 LED 的光輸出。

(4) 封裝基板。?芯片產(chǎn)生的熱量主要有三個(gè)導(dǎo)熱路徑，一是通過(guò)封裝膠向環(huán)境散熱，二是通過(guò)引線和引腳傳熱，三是通過(guò)固晶層和封裝基板向下傳熱。 其中絕大部分熱量通過(guò)固晶層和封裝基板傳導(dǎo)。 封裝基板的主要性能?chē)@可靠性和散熱性，就需要考慮熱力學(xué)性能，因此要有高熱導(dǎo)率和適當(dāng)?shù)臒崤蛎浵禂?shù)。

金屬芯印刷電路板(Metal core PCB, MCPCB)于20 世紀(jì) 60 年代在美國(guó)研發(fā)制造，其中金屬基板具有很好的散熱性能，但往往熱膨脹系數(shù)不滿足匹配性要求。 普通的 MCPCB 由于中間的絕緣層的熱導(dǎo)率很低，只有 2～10 W/m·K，因此，盡管基板中金屬的熱導(dǎo)率很高，但整體熱阻仍高達(dá) 50 K/W。 中國(guó)臺(tái)灣鉆石科技則采用類(lèi)鉆碳涂層取代 MCPCB 中的有機(jī)絕緣層，大幅提高了熱導(dǎo)率和耐熱性。 韓國(guó)研究學(xué)者將鋁基板進(jìn)行氧化試驗(yàn)，使得一面產(chǎn)生了氧化鋁(Al2或3)，從而使基板熱阻得到了有效降低。 陶瓷材料由于具有良好的絕緣性和熱導(dǎo)率，在制造封裝基板方面已經(jīng)有了廣泛應(yīng)用，其熱膨脹系數(shù)匹配性能也較好。 主要有低溫共燒陶瓷(Low temperature co-fired ceramic,LTCC)、覆銅陶瓷基板(Direct bonding copper, DBC)、直接鍍銅基板(Direct plate copper, DPC)等種類(lèi)。 韓國(guó)學(xué)者通過(guò)在基板上制備銀過(guò)孔，增強(qiáng)了基板熱導(dǎo)率，同時(shí)有效減小了熱阻。 LTCC 基板在 21 世紀(jì)初由美國(guó)專(zhuān)家制造應(yīng)用，由于結(jié)構(gòu)簡(jiǎn)單，熱界面少，大大提高了散熱性能。 美國(guó) LORD 公司開(kāi)發(fā)的 Anotherm 陽(yáng)極氧化鋁基板己成功應(yīng)用于大功率LED 封裝。

鋁基板與 Al2或3?陶瓷基板、AlN 陶瓷基板最大區(qū)別在于鋁基板中有一層熱導(dǎo)率低的絕緣層，嚴(yán)重影響了鋁基板的整體導(dǎo)熱性能。S.H.Shin 金屬鋁基板有選擇性地進(jìn)行氧化，并在基板上面封裝微米級(jí)的功率型單片微波集成電路芯片(Monolithic microwave integrated circuit, MMIC)，不僅具有良好的導(dǎo)熱性能，而且還降低了封裝成本，簡(jiǎn)化了基板制造工藝。金屬基復(fù)合材料 (Metal matrix composite, MMC)基板具有更好的熱膨脹系數(shù)匹配性能。國(guó)外學(xué)者通過(guò)試驗(yàn)制造了在 LED 封裝中可實(shí)用的 Al-SiC 復(fù)合基板，熱導(dǎo)率得到提升的同時(shí)，熱膨脹系數(shù)也可以調(diào)節(jié)。Al-SiC 熱膨脹系數(shù)與芯片相近，強(qiáng)度和硬度都超過(guò)了銅和鋁，但離大規(guī)模的產(chǎn)業(yè)化應(yīng)用仍有一段距離。

硅材料熱導(dǎo)率更高，力學(xué)性能更好，中國(guó)臺(tái)灣的 LED 產(chǎn)品中己經(jīng)將 DPC 工藝技術(shù)應(yīng)用到了硅基板制備中。香港科技大學(xué)的研究學(xué)者通過(guò)刻蝕出硅通孔，提升了硅基板的散熱性能，同時(shí)與熒光粉涂覆工藝相結(jié)合，使得 LED 熱性能得到提升。

2.2 功率電子封裝可靠性研究

功率模塊用于電力控制，對(duì)高效的能量轉(zhuǎn)換起著關(guān)鍵作用。近年來(lái)，利用寬帶隙半導(dǎo)體(如 SiC 和 GaN)的功率電子模塊得到了關(guān)注與發(fā)展，其工作溫度預(yù)計(jì)在 200℃以上，功率模塊封裝在 200℃以上的高溫?zé)帷獧C(jī)械疲勞老化挑戰(zhàn)極其嚴(yán)峻。因此，研究高可靠性、長(zhǎng)壽命的功率模塊非常必要。

對(duì)功率器件的研究從 20 世紀(jì) 90 年代就開(kāi)始了，功率模塊結(jié)構(gòu)完整性研究主要集中在功率器件的狀態(tài)監(jiān)測(cè)和剩余壽命估計(jì)。目前基于計(jì)算機(jī)輔助工程 (Computer aided engineering, CAE)的應(yīng)力分析、斷裂力學(xué)和材料強(qiáng)度分析已被廣泛應(yīng)用于確保功率電子器件封裝結(jié)構(gòu)完整性。

例如，以往功率器件封裝的結(jié)構(gòu)完整性的關(guān)鍵是芯片和鍵合線之間的連接(線鍵合位置)以及芯片和銅基板之間通過(guò)封裝互連材料實(shí)現(xiàn)連接。在功率模塊工作時(shí)，這些封裝互連受到周期性的溫度變化作用，由于功率模塊的封裝材料間 CTE 不匹配，從而導(dǎo)致其承受顯著的循環(huán)熱應(yīng)力，極易導(dǎo)致熱-機(jī)械疲勞現(xiàn)象。熱-機(jī)械疲勞可能導(dǎo)致模塊封裝引線斷裂和封裝互連的裂紋產(chǎn)生與擴(kuò)展。亟須發(fā)展功率電子模塊中鍵合引線和連接層的熱-機(jī)械疲勞壽命的估算方法，實(shí)現(xiàn)功率電子器件的封裝結(jié)構(gòu)完整性設(shè)計(jì)。這就要求我們掌握失效原因，并開(kāi)發(fā)準(zhǔn)確的壽命預(yù)測(cè)方法。

近些年來(lái)，研究人員提出了一些基于溫度范圍的引線壽命預(yù)測(cè)模型。它們包含引線脫落壽命公式和連接層開(kāi)裂壽命預(yù)測(cè)模型。但是該模型為了擬合試驗(yàn)數(shù)據(jù)，需要確定與物理量有關(guān)的常數(shù)，而鑒于功率模塊復(fù)雜的工況，使得這種方法的模型使用僅限于某一功率模塊，不同的模塊和工況需要進(jìn)行新的參數(shù)擬合和修正。隨后有學(xué)者就提出了基于非彈性應(yīng)變范圍Δεin?的引線脫落和連接層裂紋的壽命預(yù)測(cè)模型，以及非線性斷裂力學(xué)參數(shù) J 型積分范圍 ΔJ 和非線性斷裂力學(xué)參數(shù) T型積分范圍 ΔT?的壽命預(yù)測(cè)模型。由于它們均是直接影響熱疲勞的物理參量，因此均比基于溫度范圍 ΔT 的壽命預(yù)測(cè)模型更簡(jiǎn)單。

除壽命預(yù)測(cè)理論模型外，針對(duì)功率器件的封裝壽命預(yù)測(cè)還需要注意：①由于引線鍵合的焊點(diǎn)尺寸非常小，針對(duì)引線鍵合的壽命預(yù)測(cè)中，其裂紋擴(kuò)展壽命常常忽略不計(jì)，但對(duì)于功率模塊的連接層十分必要考慮裂紋擴(kuò)展的壽命?？梢钥紤]采用基于 Paris 定律給出的疲勞裂紋擴(kuò)展速率來(lái)準(zhǔn)確預(yù)測(cè)連接層的開(kāi)裂行為；②以 ANSYS 等為代表的商用有限元軟件目前不提供標(biāo)準(zhǔn)的基于連續(xù)損傷力學(xué)和共聚力模型的壽命預(yù)測(cè)方法函數(shù)調(diào)用，因此，急切需要在商業(yè)有限元軟件中增添這些方法函數(shù)或開(kāi)發(fā)新的專(zhuān)用有限元軟件；③機(jī)械載荷試驗(yàn)應(yīng)更多的用于獲得 Coffin-Manson 定律型的疲勞特性以及 Paris 定律型的疲勞裂紋擴(kuò)展特性，而不是耗時(shí)且不精確的熱循環(huán)試驗(yàn)和功率循環(huán)試驗(yàn)。這是因?yàn)樵诠β恃h(huán)試驗(yàn)中，由于從 VCE?獲得的溫度是半導(dǎo)體芯片的平均溫度，而不是失效位置的局部溫度，因此使用基于通過(guò)集電極-發(fā)射極電壓 VCE?評(píng)估的溫度范圍 ΔT 的故障模型不適合評(píng)估局部故障的壽命，而其局部溫度才是影響功率電子模塊中鍵合引線脫落失效的關(guān)鍵因素。

2.3 微電子芯片封裝可靠性研究

微電子封裝產(chǎn)品在生產(chǎn)制造、應(yīng)用使用和存貯運(yùn)輸過(guò)程中所承受的外在環(huán)境因素(如濕氣、溫度、振動(dòng)、粉塵等)都會(huì)對(duì)影響到封裝產(chǎn)品的可靠性，使其遭受各種物理或化學(xué)的失效形式，主要失效機(jī)理包括：翹曲變形、剝離分層、疲勞斷裂、磨損腐蝕等。其中封裝中的濕氣問(wèn)題一直是困擾電子封裝行業(yè)的難題之一，劉勝團(tuán)隊(duì)最早開(kāi)始針對(duì)封裝中的界面問(wèn)題開(kāi)展研究，LIU 等在 1995 年即開(kāi)始界面濕氣問(wèn)題的測(cè)試和建模。

(1) 倒裝芯片封裝可靠性。?倒裝芯片(Flip-chip, FC)封裝技術(shù)最早是由 IBM 公司引入，具體的工藝步驟如圖 9 所示。當(dāng)時(shí)，主要的設(shè)計(jì)目是為了克服手工引線鍵合成本高、可靠性差和生產(chǎn)效率低的缺點(diǎn)。目前，在計(jì)算機(jī)、通信等領(lǐng)域，倒裝芯片封裝技術(shù)已經(jīng)獲得了相當(dāng)程度的應(yīng)用，并且呈高速增長(zhǎng)的趨勢(shì)。

圖 9 倒裝芯片封裝工藝步驟

盡管倒裝芯片封裝有很多優(yōu)點(diǎn)(如互連引線短、封裝密度高)，但倒裝芯片封裝還有很多可靠性方面的問(wèn)題待解決，如多種材料和多界面的存在使其更脆弱(界面分層、裂紋擴(kuò)展等)、無(wú)鉛焊料的使用使其回流焊所需溫度更高而更易導(dǎo)致應(yīng)力/應(yīng)變集中以及無(wú)鉛焊料本構(gòu)模型的選擇和壽命評(píng)估等。導(dǎo)致倒裝芯片封裝結(jié)構(gòu)出現(xiàn)可靠性問(wèn)題的其中一個(gè)主要原因就是：芯片與基板的 CTE 的失配(芯片：2.5～3 ppm/K，Al2O3?陶瓷基板：5～6 ppm/K，F(xiàn)R4 電路板：16～20 ppm/K )。1987 年，Nakano 提出，將環(huán)氧樹(shù)脂中摻入 SiO2?顆粒制成的底充膠，填充在芯片與基板之間的空隙，能夠使芯片與基板間的熱失配得到一定程度的緩解，而且可以大幅度提高焊點(diǎn)的熱疲勞壽命(能提高 10～100 倍)。TSUKADA 等使用有機(jī)材料印刷電路板作為基板，然后用環(huán)氧樹(shù)脂填充芯片與基板間的間隙，結(jié)果顯示其性能可以與昂貴的陶瓷基板相媲美。有分析計(jì)算指出，焊點(diǎn)間隙充膠后，焊點(diǎn)主要應(yīng)力比沒(méi)有充膠時(shí)要減小 75% 到 90%。

底部填充膠的使用對(duì)倒裝芯片封裝可靠性的提高是顯而易見(jiàn)的，但是底部填充膠引入的同時(shí)又出現(xiàn)了另一個(gè)可靠性問(wèn)題。在很多倒裝芯片封裝熱循環(huán)測(cè)試過(guò)程中，芯片和底部填充膠界面間往往會(huì)發(fā)生分層，這對(duì)倒裝芯片封裝的可靠性有著巨大的影響。而且有文獻(xiàn)已經(jīng)指出，底部填充膠與芯片間的界面分層成為倒裝芯片封裝主要失效模式之一。所以，隨著倒裝焊技術(shù)的快速?gòu)V泛應(yīng)用，對(duì)不同界面分層的萌生及其擴(kuò)展行為進(jìn)行深入的研究是有必要的。

多層結(jié)構(gòu)和多個(gè)界面是倒裝芯片封裝乃至高密度封裝中普遍存在的現(xiàn)象。界面分層失效得到越來(lái)越多的重視并逐漸成為整個(gè)產(chǎn)品性能和可靠性方面關(guān)心的重要問(wèn)題之一。劉勝課題組通過(guò)三點(diǎn)彎曲試驗(yàn)，測(cè)定了倒裝芯片封裝中底部填充膠和芯片界面間的斷裂韌度和相對(duì)應(yīng)的相角，并將高溫摩爾紋測(cè)試和有限單元法相結(jié)合，找到了一種評(píng)估電子封裝界面分層長(zhǎng)度的新方法。1998 年，TSUKADA 等利用光學(xué)傳感器試驗(yàn)測(cè)得熱循環(huán)加載條件下膠/金屬片界面間的熱疲勞分層擴(kuò)展速率。2000 年，LAU 等利用有限元模擬仿真技術(shù)，進(jìn)一步研究了倒裝芯片封裝中的典型界面分層裂紋的傳播方式。芯片與底部填充膠界面間分層擴(kuò)展機(jī)理仍值得做進(jìn)一步研究。

有文獻(xiàn)表明，在電子封裝所有可能的失效式中，焊點(diǎn)失效是其中的一個(gè)主要原因，所以焊點(diǎn)的可靠性在整個(gè)電子封裝可靠性中都占有重要地位。目前，焊點(diǎn)壽命預(yù)測(cè)模型多種多樣，按照焊點(diǎn)變形機(jī)制和失效模式的不同，大致可分為四類(lèi)：基于塑性應(yīng)變的模型、基于蠕變的模型、基于能量的模型以及基于斷裂參量的模型。由于便捷性、易操作性和合理性，以基于塑性變形的 Coffin-Manson 公式為代表的壽命預(yù)測(cè)模型被廣泛使用；之后，Norris 和 Landzberg 用熱循環(huán)加載頻率因子 f 和最大溫度因子Tmax?對(duì)傳統(tǒng)的 Coffin-Manson 方程進(jìn)行了修正，得到了焊點(diǎn)壽命預(yù)測(cè)的經(jīng)驗(yàn)?zāi)Ｐ?/p>

對(duì)于這四種壽命預(yù)測(cè)模型，到底哪一種模型能更準(zhǔn)確地對(duì)焊點(diǎn)壽命予以預(yù)測(cè)，目前為止業(yè)內(nèi)還沒(méi)有達(dá)成一致。因此，針對(duì)倒裝芯片封裝，找到一種能夠相對(duì)準(zhǔn)確預(yù)測(cè)焊點(diǎn)壽命的模型并揭示電子器件正常工作時(shí)焊點(diǎn)的變形機(jī)制是十分有意義的。

對(duì)于倒裝芯片封裝，在底部填充膠填充工藝中，難免會(huì)引入雜質(zhì)或者在芯片與焊點(diǎn)連接的角點(diǎn)處難免出現(xiàn)未填滿(空洞)的現(xiàn)象，這會(huì)對(duì)焊點(diǎn)壽命產(chǎn)生巨大影響，如劉勝的文章指出，空洞的產(chǎn)生會(huì)使錫鉛焊點(diǎn)的疲勞壽命降低 20%左右。同時(shí)，失穩(wěn)擴(kuò)展至焊點(diǎn)的芯片/底部填充膠界面分層裂紋對(duì)無(wú)鉛焊點(diǎn)疲勞壽命的影響，以及界面分層和空洞對(duì)無(wú)鉛焊點(diǎn)壽命的影響大小比較都還有待做進(jìn)一步研究。

(2) 硅通孔可靠性。?隨著電子封裝更高密度、更大集成度的要求的出現(xiàn)，系統(tǒng)級(jí)集成封裝便應(yīng)運(yùn)而生，三維異質(zhì)集成可以將電子、流體、光學(xué)等器件集成在一個(gè)模塊里，以滿足其多功能性。但集成封裝技術(shù)仍帶來(lái)一些信號(hào)延遲、噪聲等問(wèn)題。利用硅通孔(Through silicon via, TSV)技術(shù)實(shí)現(xiàn)芯片的三維堆疊，可以避免由于引線鍵合帶來(lái)的一系列問(wèn)題。同時(shí)，通過(guò)芯片與基板之間的中介層，可以實(shí)現(xiàn)三維系統(tǒng)級(jí)封裝。硅通孔三維封裝技術(shù)通過(guò)在芯片之間制作垂直通孔，實(shí)現(xiàn)不同芯片的信號(hào)傳遞，大大改善了芯片的轉(zhuǎn)化速度；減小信號(hào)傳輸過(guò)程中的寄生損失，能夠?qū)崿F(xiàn)更低功耗和更短的互連長(zhǎng)度，滿足電子器件的多功能和小型化要求。如圖 10 為所示為 8 層三維閃存芯片堆疊封裝結(jié)構(gòu)。

圖 10 基于硅通孔技術(shù)的芯片三維堆疊封裝

由于硅通孔需要特殊的制造工藝和結(jié)構(gòu)，隨之而來(lái)也有一系列可靠性問(wèn)題。比如硅片的減薄技術(shù)也尚未完全成熟。在對(duì)硅片進(jìn)行刻蝕通孔之后填充金屬，孔的深寬比直接影響著電鍍效果，高深寬比會(huì)帶來(lái)一些制造缺陷，如果深孔電鍍的工藝參數(shù)選擇不當(dāng)，就會(huì)導(dǎo)致電鍍后的銅柱中存在缺陷。如圖 11 所示，硅通孔電鍍銅柱的 X 射線圖和截面光學(xué)圖中顯示銅柱存在一些裂紋，也有部分空洞散落其中。這些缺陷會(huì)對(duì)硅通孔的長(zhǎng)期可靠性產(chǎn)生直接影響，最終導(dǎo)致硅通孔的性能不能滿足工作要求。也有一些工藝過(guò)程中導(dǎo)致界面剝離缺陷等，將影響硅通孔結(jié)構(gòu)以及三維封裝整體的可靠性。

圖 11 TSV 深孔電鍍的工藝缺陷

不僅制作工藝過(guò)程中會(huì)有一些不利因素，當(dāng)半導(dǎo)體器件暴露在一定的高溫環(huán)境下，材料的熱失配現(xiàn)象出現(xiàn)，引起熱應(yīng)力分布不均，也影響器件工作的穩(wěn)定性。在器件工作階段中，過(guò)高的溫度差也會(huì)引發(fā)嚴(yán)重的封裝器件可靠性問(wèn)題。目前，基于三維封裝分析以及可靠性試驗(yàn)等仍處于不斷摸索的研究階段，相關(guān)的可靠性加速試驗(yàn)方法和可靠性標(biāo)準(zhǔn)尚未完全建立起來(lái)。常見(jiàn)的失效模式和失效機(jī)制如表 2 所示。而失效機(jī)制和模式與硅通孔的制作工藝過(guò)程也密切相關(guān)。在制作 TSV 工藝過(guò)程中，如果出現(xiàn)操作不當(dāng)，則會(huì)導(dǎo)致填充金屬銅中出現(xiàn)空洞，且在熱膨脹系數(shù)失配引起的熱應(yīng)力作用下，分層現(xiàn)象很容易出現(xiàn)，甚至?xí)诓煌牧系慕缑嫔铣霈F(xiàn)裂紋等缺陷，而這些缺陷會(huì)影響封裝的長(zhǎng)期可靠性。

表 2 硅通孔可能出現(xiàn)的失效模式和失效機(jī)制

**3 **展望

隨著市場(chǎng)對(duì)電子器件更強(qiáng)功能和更小尺寸的不斷追求，未來(lái)電子制造技術(shù)將主要朝著兩個(gè)方向發(fā)展，如圖 12 所示。

圖 12 電子封裝技術(shù)未來(lái)發(fā)展趨勢(shì)(修改自 ITRS 路線圖)

(1) 深度摩爾定律(More Moore)。?在這一技術(shù)路線上，電子制造技術(shù)將延續(xù) CMOS 器件小型化的發(fā)展方向，通過(guò)器件結(jié)構(gòu)、溝道材料、互連引線、高介質(zhì)金屬柵、光刻工藝等各方面持續(xù)發(fā)展，以延續(xù)摩爾定律繼續(xù)發(fā)展。但是，隨著特征尺寸的不斷下降，柵極氧化層的厚度逼近原子尺度，器件級(jí)的量子效應(yīng)也愈發(fā)明顯，漏電更加嚴(yán)重，導(dǎo)致晶體管的特性更加難以控制。因此，業(yè)界普遍認(rèn)為摩爾定律正在接近物理極限，制造工藝進(jìn)步的代價(jià)也越來(lái)越高。

(2) 超越摩爾定律(More than Moore)。?超越摩爾定律則更加強(qiáng)調(diào)功能的多樣化，是由應(yīng)用需求驅(qū)動(dòng)的。深度摩爾定律(More Moore)主要滿足了用戶對(duì)于計(jì)算和存儲(chǔ)的需求。而超越摩爾定律則更加注重功能的多樣化和集成化，如射頻電路、MEMS 傳感器、電源管理等功能。因此，超越摩爾定律主要有以下內(nèi)涵：①隨著時(shí)代的發(fā)展，芯片價(jià)值的提升除了傳統(tǒng)的更高性能以外，新的功能更加重要。用戶除了傳統(tǒng)的計(jì)算和存儲(chǔ)需求，還有傳輸、參數(shù)感知、智能化等，以滿足對(duì)物聯(lián)網(wǎng)、生物醫(yī)療電子等多方面的需求；②芯片集成度的提高也可以通過(guò)封裝技術(shù)來(lái)實(shí)現(xiàn)，而不一定需要通過(guò)同一種先進(jìn)制程把更多的模塊集成到統(tǒng)一芯片上。如模擬/射頻/混合信號(hào)等模塊并不需要最先進(jìn)的芯片制程工藝，可通過(guò)更加成熟的工藝實(shí)現(xiàn)最佳性能。而數(shù)字模塊則可以應(yīng)用先進(jìn)工藝。

不同工藝路線制造的模塊通過(guò)封裝技術(shù)集成到一起，同樣可以實(shí)現(xiàn)強(qiáng)大的綜合性能和優(yōu)異的集成度，這種集成方式即異質(zhì)集成。異質(zhì)集成技術(shù)目前已逐漸成為工業(yè)界和學(xué)術(shù)界的重點(diǎn)發(fā)展方向之一。同時(shí)其潛在的失效機(jī)理和模式也更加復(fù)雜，呈現(xiàn)出多尺度、多積累復(fù)合失效的特征。為應(yīng)對(duì)這一問(wèn)題，發(fā)展電子器件、模塊、系統(tǒng)的在線監(jiān)測(cè)技術(shù)顯得更加重要。同時(shí)，在器件可靠性設(shè)計(jì)優(yōu)化過(guò)程中，跨階段協(xié)作的、復(fù)合場(chǎng)可靠性預(yù)測(cè)及試驗(yàn)分析也是電子器件未來(lái)發(fā)展的重要方向。

來(lái)源：?半導(dǎo)體在線

作者：?陳志文、梅云輝、劉勝等

審核編輯：湯梓紅