淺析先進(jìn)封裝的四大核心技術(shù)

先進(jìn)封裝技術(shù)以SiP、WLP、2.5D/3D為三大發(fā)展重點(diǎn)。先進(jìn)封裝核心技術(shù)包括Bumping凸點(diǎn)、RDL重布線(xiàn)、硅中介層和TSV通孔等，依托這些技術(shù)的組合各廠商發(fā)展出了滿(mǎn)足多樣化需求的封裝解決方案，SiP系統(tǒng)級(jí)封裝、WLP晶圓級(jí)封裝、2.5D/3D封裝為三大發(fā)展重點(diǎn)。

1.Bumping（凸點(diǎn)）

Bumping工藝被稱(chēng)為中道工序，是先進(jìn)封裝的核心技術(shù)之一。 Bumping通過(guò)高精密曝光、離子處理、電鍍等設(shè)備和材料，基于定制的光掩模，在晶圓上實(shí)現(xiàn)重布線(xiàn)，允許芯片有更高的端口密度，縮短了信號(hào)傳輸路徑，減少了信號(hào)延遲，具備了更優(yōu)良的熱傳導(dǎo)性及可靠性。

主流的凸塊工藝均采用晶圓級(jí)加工，即在整塊晶圓表面的所有芯片上加工制作凸塊，晶圓級(jí)凸塊工藝包括蒸發(fā)方式、印刷方式和電鍍方式三種，目前業(yè)界廣泛采用的是印刷方式和電鍍方式。晶圓代工廠在凸塊工藝方面具有一定優(yōu)勢(shì)。

2.RDL（ReDistribution Layer，重布線(xiàn)層）

RDL主要為 2D 平面上的芯片電氣延伸與互連提供媒介。 芯片的 I/O 觸點(diǎn)通常分布在邊沿或者四周，直接進(jìn)行芯片倒裝會(huì)因缺少引線(xiàn)或引線(xiàn)過(guò)于密集而導(dǎo)致連接受限，RDL則可將這些觸點(diǎn)重新布局到占位更為寬松的區(qū)域，并形成面陣列排布，以此減少后續(xù)的封裝或表面貼裝的難度。RDL 的優(yōu)勢(shì)主要有三點(diǎn):

1）芯片設(shè)計(jì)者可以通過(guò)對(duì) RDL 的設(shè)計(jì)代替一部分芯片內(nèi)部線(xiàn)路的設(shè)計(jì)，從而降低設(shè)計(jì)成本；

2）采用RDL能夠支持更多的引腳數(shù)量；

3）采用RDL可以使I/O觸點(diǎn)間距更靈活、凸點(diǎn)面積更大，從而使基板與元件之間的應(yīng)力更小、元件可靠性更高。

3.Interposer（硅中介層）

硅中介層是封裝中多芯片模塊或電路板傳遞電信號(hào)的連接平臺(tái) 。Interposer 通過(guò)引線(xiàn)凸塊/TSV實(shí)現(xiàn)電氣連接 ，它可以由硅和有機(jī)材料制成，充當(dāng)多顆裸片和電路板之間的橋梁，完成異質(zhì)集成封裝。

Interposer 具有較高的細(xì)間距 I/O 密度和 TSV 形成能力，在 2.5D 和 3D IC 芯片封裝中扮演著關(guān)鍵角色。與 RDL 用于單顆芯片的重布線(xiàn)不同的是， Interposer 主要用于連接多顆芯片與下方基板。

4.TSV（Through Silicon Via,硅通孔 ）

TSV是2.5D/3D 封裝解決方案的關(guān)鍵實(shí)現(xiàn)技術(shù)。 TSV 是一種垂直互連技術(shù)，目前最廣泛的是在晶圓中填充以銅，提供貫通硅晶圓裸片的垂直互連，用最短路徑將硅片一側(cè)和另一側(cè)進(jìn)行電氣連通。 TSV 的尺寸多為 10 μ m × 100 μ m 和30 μ m × 200 μ m ，開(kāi)口率介于 0.1%-1% 。

相比平面互連， TSV 可減小互連長(zhǎng)度和信號(hào)延遲，降低寄生電容和電感，實(shí)現(xiàn)芯片間的低功耗和高速通信，增加寬帶和實(shí)現(xiàn)封裝小型化。

當(dāng)前 TSV 主要用于硅轉(zhuǎn)接板、芯片三維堆疊等方面。其中，硅轉(zhuǎn)接板作為芯片和有機(jī)基板的中間層，因與硅芯片的熱膨脹系數(shù)相同，在硅轉(zhuǎn)接板上可集成多顆具有高密度凸點(diǎn)的芯片。