3.5G/4G基站Serial RapidIO架構趨勢的解決

3.5G/4G基站Serial RapidIO架構趨勢的解決方案

? 隨著用戶對于行動數據需求的增加，電信服務業(yè)者必須快速地布建 3.5G 和 4G 基站。這也使得下一代基站的架構需要高頻寬的背板，以容納多重的基頻卡(baseband card)數據傳輸的需求，而基頻板則需要數組的多核心數字信號處理器(DSP)，以提供更強大的基頻處理能力。富威集團代理的IDT方案是如何滿足這些要求的呢？

? 隨著用戶對于行動數據需求的增加，電信服務業(yè)者必須快速地布建 3.5G 和 4G 基站。這也使得下一代基站的架構需要高頻寬的背板，以容納多重的基頻卡(baseband card)數據傳輸的需求，而基頻板則需要數組的多核心數字信號處理器(DSP)，以提供更強大的基頻處理能力。為配合 DSP 效能的提升，必須以高頻寬連結去執(zhí)行與多重 DSP 的互連，同時要降低布線次數(trace count)，讓基板設計更為容易。不斷成長的 IDT Central Packet Switches(CPS)系列可支持 Serial RapidIO(sRIO)，提供最廣泛的端口和連結數組組合，使模塊化基站架構可以輕易擴充。

? 使用者需求促使無線基礎建設提升

? 在過去幾年間，無論是在固定和行動網絡市場中，網絡流量都呈現驚人及快速的成長。對行動網絡而言，最近對于3G智能型行動電話，以及PDA類型裝置需求的增加，將繼續(xù)驅動企業(yè)市場端的行動數據流量不斷增加。就一般消費角度來看，在可預見的未來內，造成數據流量不斷增加的最大因素，將是影像收看和分享的下載需求。用戶希望能有更快的網絡速度和更短的下載時間，同時又追求豐富的媒體經驗，這都將鼓勵電信服務業(yè)者在他們既有的無線設備組合上，增加具有更強大能力的3.5G和4G基站。

?? 在3.5G和4G基站架構中，數據傳輸速率能力的增加，以及對于每一基站更高用戶容量的追求，都促使射頻和基頻卡之間的背板速度提升。因此，整體頻寬的增加，便逐漸造成基頻卡上的標準組態(tài)，擁有更多的多核心DSP互連。

富威集團所代理的IDT以Serial RapidIO(sRIO）迎合下一代基站的需求
? 當為了減少互連布線，以維持板子的大小，來符合系統頻寬的增加，sRIO漸漸成為基頻卡架構的標準協議。做為一種開放式標準，sRIO結合了可達到高頻寬高效率的封包，以及直接的點對點支持，對于要在基頻應用中支持多重DSP而言，這樣的結合是很理想的。

? 數據封包要在DSP、處理器、FPGA、其它交換組件，或是任何其它sRIO基礎的裝置間快速及正確地依循路徑進行傳輸，中央封包交換Central Packet Switch(CPS)扮演著關鍵性的角色。?? sRIO 啟動的 DSP、 特定應用信號處理器(ASSP)和可程序化邏輯門陣列(FPGA)供應的不斷增加，已相當于一個健全的生態(tài)系統，可為下一代基站提供高效能、 具成本效益、模塊化的解決方案。
?? 對于電信服務業(yè)者而言，要以具成本效益的方式，為特定的無線基礎建設布建正確數量的系統頻寬能力，以符合成長中的使用者頻寬需求，無疑是一項巨大的挑戰(zhàn)。最成功的基站業(yè)者將為電信服務業(yè)者提供一種易于擴充 、模塊化、具有共通平臺的基站架構，以推動 WCDMA、LTE、WiMAX ，和 CDMA2000 間的跨技術再利用。
?? 針對基站架構的擴充性、可組合性和可再利用性，具有彈性的sRIO互連解決方案，可滿足這種種的要求：包括基頻卡上各種不同 DSP 的互連，以及多重基頻卡間的互連。一個典型的基頻架構擁有一個單一的 sRIO 交換器，以做為多重 DSP 和其它組件間的鏈路匯集點，例如控制處理器，也有可能是 FPGA。如果是多重基頻卡，它們則可能會連接至另一個交換器，可能也是 sRIO。目前的 sRIO 1.3 版本在 1.25G、 2.5G 和 3.125G 信道速度中，支持每端口1x和4x通道組態(tài)。對于任何特定的基站架構，根據系統頻寬和用戶容量目標，不同信道速度的1x和4x信道端口組合非常多元。在1.25G、 2.5G 和 3.125G 信道速度中常用的1x至4x通道，最終應會移轉至由 sRIO 2.0 版本所支持的每一通道 5G 和 6.25G。

? 第一代 CPS-16 和 CPS18 裝置已針對板子等級的 DSP 群組應用進行最佳化。它們的主要功能為具有一背板接口，如此可連至背板交換器，或是直接連至多重 RF 卡。