開啟新時(shí)代，臺(tái)積電將打造“系統(tǒng)超級(jí)芯片” - 全文

　　電子發(fā)燒友網(wǎng)訊：世界領(lǐng)先半導(dǎo)體廠商臺(tái)積電首席技術(shù)官兼研發(fā)副總裁孫元成透露了未來臺(tái)積電主導(dǎo)“系統(tǒng)超級(jí)芯片”市場(chǎng)的詳細(xì)計(jì)劃。

　　孫元成說，“如果有人將摩爾定律推到極致，臺(tái)積電必將是其中之一，但這不是我們的最終目標(biāo)。我們同樣擁有專業(yè)的技術(shù)，例如嵌入式閃存、高壓、功率晶體管、MEMS和圖像傳感器等范圍的技術(shù)。當(dāng)我們把單片CMOS置于更高節(jié)點(diǎn)的時(shí)候，其他技術(shù)不能得到同步推進(jìn)，我們的中介層技術(shù)和3-D技術(shù)將實(shí)現(xiàn)系統(tǒng)集成，使其達(dá)到同步使用的目的，這就是我們所謂的系統(tǒng)超級(jí)芯片封裝?！?/p>

　　3D和晶圓級(jí)封裝技術(shù)不單是可以達(dá)到更高密度擴(kuò)展的一種方式，更是一種可以提供超越片上系統(tǒng)（SoC）的多樣化系統(tǒng)集成技術(shù)，這將使得臺(tái)積電在晶圓廠商中擁有獨(dú)一無二的地位。

臺(tái)積電首席技術(shù)官兼研發(fā)副總裁孫元成

　　孫元成表示，“我們有三個(gè)基本的要點(diǎn)：第一是繼續(xù)推進(jìn)單片CMOS使得晶體管達(dá)到最佳能效--即使得在最低功耗狀態(tài)下運(yùn)行的晶體管數(shù)量最大化。在這里我們形象地把CMOS比作一個(gè)系統(tǒng)的大腦。其次我們提供模擬和混合信號(hào)等專業(yè)技術(shù)，它們就像你的眼睛和耳朵。第三，我們提供TSVs（穿透硅通孔技術(shù)）的3D技術(shù)、中介層技術(shù)和其他芯片級(jí)封裝功能，這些技術(shù)能幫助我們將最先進(jìn)的邏輯芯片和專業(yè)技術(shù)相結(jié)合。當(dāng)然，有些客戶只是想要SoCs，沒關(guān)系，但是會(huì)有一些客戶會(huì)想充分利用我們的優(yōu)勢(shì)，通過3-D集成實(shí)現(xiàn)系統(tǒng)縮放和集成，從而使整個(gè)系統(tǒng)變得更小——我們稱之為系統(tǒng)超級(jí)芯片?！?/p>

　　目前，Xilinx是臺(tái)積電公布的第一代3-D技術(shù)的唯一客戶。第一代3-D技術(shù)，也稱作2.5 D硅中介技術(shù)，用于整合多個(gè)FPGAs和其他芯片，如高速收發(fā)器使用在世界上最快的單片機(jī)序列化器/反序列化器，Virtex-H580T并行轉(zhuǎn)換器。臺(tái)積電還聲稱在利用硅中介技術(shù)（silicon interposer）和其他晶圓級(jí)技術(shù)制造系統(tǒng)超級(jí)芯片的過程中將會(huì)有越來越多的客戶群。

　　孫元成說，“臺(tái)積電，擁有廣泛的的客戶群，但是未來增長(zhǎng)的趨勢(shì)是移動(dòng)系統(tǒng)，人們想要隨時(shí)隨地都可以聯(lián)系到任何人，這些都可以通過都可以通過更小、更輕便、更低功耗的硅基系統(tǒng)封裝來實(shí)現(xiàn)?！?br />

　　臺(tái)積電未來單片CMOS Roadmap

　　臺(tái)積電在今年早些時(shí)候已經(jīng)透露其官方的單片CMOS規(guī)劃圖，從2013年先進(jìn)的20nm平面SoCs開始，使用雙模式，憑借其新穎的方法不需要直接著色來避免G規(guī)則違規(guī)。截止2014年，臺(tái)積電將繼續(xù)沿用16納米節(jié)點(diǎn)FinFET晶體管，使用低供電電壓，從0.8伏降至 0.6伏，從而使超低功耗處理器，如ARMv8，盡可能降低功耗至750毫瓦。接下來，臺(tái)積電計(jì)劃在2015年至2016年間，通過直寫多個(gè)電子束或極紫外光刻技術(shù)，將其FinFETs提升至10納米節(jié)點(diǎn)以提高35%的性能。

　　孫元成表示，“我們已經(jīng)內(nèi)部演示了EUV，此外早期的生產(chǎn)工具也正在安裝中。在此過程中，主要的障礙是光源的可用性，同時(shí)還有其他一些技術(shù)問題有待解決，如屏蔽顏色代碼、如何在真空系統(tǒng)中運(yùn)行。當(dāng)然，對(duì)于任何新的光刻技術(shù)，我們總會(huì)有一個(gè)探索學(xué)習(xí)的過程?！?/p>

9nm分辨率的高速電子光刻

　　電子束光刻技術(shù)是制造業(yè)的基礎(chǔ)，臺(tái)積電一直在完善光刻技術(shù)，在新的模式下使用多束直寫光刻在維持必要的高通量的情況下避免熱點(diǎn)，使其能夠?qū)崿F(xiàn)商用化。

　　“我們支持multi-bean直接寫電子束光刻技術(shù)，目前正在同合作伙伴驗(yàn)證其可行性，并取得了一定的進(jìn)展，其中包括一些技術(shù)原型都得到了預(yù)期的效果，”孫元成說?！袄纾霉鈻艁砣〈鷨尾ㄊ?，你可以通過相似的波束得到塊狀圖案使相同的數(shù)據(jù)路徑流入多波束?！?/p>

　　對(duì)臺(tái)積電來說，電子束和EUV都是新技術(shù)和新材料，需要通過更多的實(shí)驗(yàn)和實(shí)踐來及時(shí)完善7至5納米節(jié)點(diǎn)技術(shù)，使其處于領(lǐng)先地位。在這樣的節(jié)點(diǎn)下，晶體管通道需用硅納米線或III-V族化合物，如砷化銦。臺(tái)積電聲稱在10年內(nèi)將擁有清晰的路線，在低至0.5伏電壓下實(shí)現(xiàn)5nm操作。

　　3-D超級(jí)芯片

　　然而，據(jù)孫元成透露，與先進(jìn)的CMOS技術(shù)節(jié)點(diǎn)同等重要的是通過3-D將這些先進(jìn)的芯片同其他移動(dòng)系統(tǒng)的模擬混合信號(hào)功能相結(jié)合。第一批3-D超級(jí)芯片將應(yīng)用于一些高性能系統(tǒng)，幾年后可以將這些知識(shí)轉(zhuǎn)移到高容量應(yīng)用程序。在此期間，其他更經(jīng)濟(jì)的圓片規(guī)模技術(shù)將被用于高容量應(yīng)用程序 ，比如CoWoS， 通過TSVs將多個(gè)芯片集成到一個(gè)超級(jí)封裝包內(nèi)，就像SoCs上的DRAM。

　　孫元成表示，“我們花了很長(zhǎng)時(shí)間在3-D上，已經(jīng)得到并證明了關(guān)于模疊加一些性能，還發(fā)表了一些關(guān)于模疊加的論文，例如邏輯芯片上堆疊DRAM模，此外還驗(yàn)證了內(nèi)存數(shù)據(jù)集。所以從技術(shù)可行性角度來看許多功能已經(jīng)被開發(fā)出來。然而，歸結(jié)到生產(chǎn)，3-D將首先應(yīng)用于高端高性能的系統(tǒng)如FPGAs，網(wǎng)絡(luò)和圖形系統(tǒng)，可以提供接入點(diǎn)，還可以增加內(nèi)存或其他的和中介層有關(guān)的東西。然而如果應(yīng)用于移動(dòng)系統(tǒng)，3-D終將具有成本效益。就功能包裝而言，3-D是智能手機(jī)的理想選擇，我們已經(jīng)有了初步的設(shè)計(jì)理念，但是考慮到生產(chǎn)，還是需要一定的過渡時(shí)間。在此期間，我們已經(jīng)挑選其他優(yōu)秀的封裝解決方案投入批量生產(chǎn)。如疊加DRAM模上的邏輯芯片和內(nèi)存數(shù)據(jù)集已經(jīng)證明了，所以從技術(shù)可行性角度來看許多功能已經(jīng)被開發(fā)出來。臺(tái)積電終將使這些得以實(shí)現(xiàn)，問題僅在于哪些客戶會(huì)為它買單，因?yàn)樽罱K它會(huì)是一款擁有一定價(jià)值、合理價(jià)格的最正確的產(chǎn)品?！?/p>

450nm晶圓和300nm晶圓對(duì)比

　　臺(tái)積電的長(zhǎng)期目標(biāo)是使用3-D超級(jí)芯片集成來模仿人類的大腦，運(yùn)行僅僅20瓦。要達(dá)到這種程度，3-D超級(jí)芯片需縮小至相對(duì)于現(xiàn)在芯片的200倍，他預(yù)計(jì)實(shí)現(xiàn)這一目標(biāo)至少需要七代不斷革新，最終達(dá)到2nm節(jié)點(diǎn)，這是一個(gè)長(zhǎng)遠(yuǎn)的過程，預(yù)計(jì)到2028年才能實(shí)現(xiàn)。

——電子發(fā)燒友網(wǎng)編譯，轉(zhuǎn)載請(qǐng)注明出處！