全流程EDA模擬電路設(shè)計解決方案

?本文選自“華大九天：國產(chǎn)替代疊加景氣下游，國產(chǎn)EDA龍頭未來可期（2022）”。華大九天是國內(nèi)唯一模擬電路全流程?EDA?工具供應(yīng)商，電路仿真工具支持?5nm?制程。擁有模擬電路全流程?EDA?工具，包括原理圖及版圖編輯工具、電路仿真工具、物理驗證工具、寄生參數(shù)提取工具和可靠性分析工具等，致力于為用戶提供從電路到版圖、從設(shè)計到驗證的全流程模擬電路設(shè)計解決方案。??

具體來看，公司電路仿真工具?ALPS?支持最先進的?5nm?量產(chǎn)工藝制程，處于國際領(lǐng)先水平，其余EDA?工具則支持?28nm?工藝制程。當(dāng)下，模擬芯片的生命周期較長、對先進工藝制程要求較低，大部分模擬電路芯片產(chǎn)品仍在使用?28nm?及以上的成熟工藝制程，下游芯片設(shè)計者更關(guān)注性能、可靠性和成本指標(biāo)，公司的模擬電路設(shè)計?EDA?工具系統(tǒng)已經(jīng)能夠滿足大部分的市場需求。

原理圖和版圖編輯工具?Aether：先進的多工具集成平臺，為用戶提供一站式的高效設(shè)計體驗。原理圖和版圖編輯工具主要用于幫助設(shè)計者實現(xiàn)符號庫和電路圖的創(chuàng)建和編輯。

電路仿真工具 ALPS ：搭載仿真加速和大規(guī)模矩陣智能求解技術(shù)，支持世界領(lǐng)先的5nm 制程。電路仿真工具可以模擬電路的功能和實時狀態(tài)，而不需要建立實際的電路，進而省去昂貴的實物建立成本。隨著電路規(guī)模顯著上升，平衡仿真時間和仿真精度成為電路仿真軟件的核心難點。面對行業(yè)痛點，公司創(chuàng)新性地開發(fā)了兩大核心技術(shù)：

1）CPU-GPU 異構(gòu)系統(tǒng)的仿真加速技術(shù)，該加速技術(shù)利用 GPU 更適合進行運算量較大的特征，將仿真算法中的器件計算、矩陣求解交給 GPU，顯著提升仿真效率。

2）大規(guī)模矩陣智能求解技術(shù)，該技術(shù)可以根據(jù)電路中不同模塊的矩陣特點，自動選擇最優(yōu)的矩陣求解算法，顯著提升了矩陣的求解效率。

物理驗證工具?Argus：兩大技術(shù)助力創(chuàng)新，大幅縮短設(shè)計周期。物理驗證工具主要用于檢查電路設(shè)計版圖與制造加工之間的適配性以及版圖設(shè)計與電路設(shè)計之間的一致性，起到消除設(shè)計錯誤、降低設(shè)計成本和減少設(shè)計失敗的作用。公司的物理驗證工具Argus?主要包括設(shè)計規(guī)則檢查（DRC）和原理圖版圖一致性檢查（LVS）。一方面，公司在傳統(tǒng)的掃描線技術(shù)基礎(chǔ)上，開發(fā)了基于邊的掃描線技術(shù)和版圖預(yù)處理技術(shù)兩大核心技術(shù)，以提升分析效率；另一方面，Argus?可以無縫集成到原理圖版圖編輯工具?Aether中，形成一站式設(shè)計和驗證解決方案。從下游客戶來看，Argus?已經(jīng)取得了多家先進晶圓廠的認(rèn)可，現(xiàn)已成功流片超過十億顆。

寄生參數(shù)提取工具?RCExplorer：兼顧高速與高精度要求。寄生效應(yīng)在復(fù)雜?IC?設(shè)計中會對模型精確性產(chǎn)生顯著影響，寄生參數(shù)提取工具能對其進行分析和優(yōu)化設(shè)計。公司寄生參數(shù)提取工具RCExplorer?能根據(jù)不同的精度要求，在側(cè)重速度和側(cè)重精度的提取模式之間進行切換，為芯片版圖設(shè)計的各個階段，進行準(zhǔn)確快速的寄生效應(yīng)分析，為優(yōu)化電路性能和可靠性提供支撐。

速度方面，公司自研的電阻網(wǎng)絡(luò)快速提取技術(shù)通過多種先進的優(yōu)化算法，對分析對象進行切割、等效簡化，實現(xiàn)大規(guī)模版圖電阻網(wǎng)絡(luò)的快速提取。

精度方面，公司自研的偏微分方程求解技術(shù)，能夠基于邊界元素法的區(qū)域分解加速算法、自適應(yīng)網(wǎng)格劃分算法以及高效的迭代求解算法，實現(xiàn)高精度的寄生參數(shù)提取。

數(shù)字電路 EDA 實現(xiàn)點工具突破，數(shù)字電路設(shè)計可分為前端和后端兩部分：前端設(shè)計：將設(shè)計需求轉(zhuǎn)化為門級網(wǎng)表電路，主要流程包括規(guī)格制定、詳細(xì)設(shè)計、仿真驗證、邏輯綜合等。后端設(shè)計：將門級網(wǎng)表電路轉(zhuǎn)化為設(shè)計版圖，主要流程包括布局布線、寄生參數(shù)提取、時序分析優(yōu)化、版圖物理驗證等。公司數(shù)字電路設(shè)計 EDA 工具已經(jīng)涵蓋單元庫/IP 質(zhì)量驗證工具、高精度時序仿真分析工具、時序功耗優(yōu)化工具、版圖集成與分析工具、時鐘質(zhì)量檢視與分析工具和單元庫特征化提取工具，除單元庫特征化提取工具外均已支持 5nm 級別工藝。

單元庫特征化提取工具?Liberal：采用分布式并行調(diào)度技術(shù)，有效提升仿真效率。標(biāo)準(zhǔn)單元庫是指集成電路設(shè)計過程中預(yù)先定義好的、特征化的標(biāo)準(zhǔn)模塊的集合，是數(shù)字集成電路設(shè)計的基礎(chǔ)模塊。

高精度時序仿真分析工具?XTime?：適應(yīng)先進?5nm?制程，有效提升電路時序分析可靠性。時鐘節(jié)拍是數(shù)字電路的主要驅(qū)動邏輯，而時序直接影響到芯片的功能實現(xiàn)和性能發(fā)揮，因此時序分析是設(shè)計流程中的關(guān)鍵一步。

時序功耗優(yōu)化工具?XTop：依托三大核心技術(shù)，提供一站式時序功耗優(yōu)化解決方案。時序和功耗是數(shù)字電路設(shè)計最重要的兩大性能指標(biāo)，設(shè)計者需要通過技術(shù)手段進行優(yōu)化和改進。依托三大核心技術(shù)，公司的?XTop?可以針對先進工藝、大規(guī)模設(shè)計和多工作場景的時序功耗優(yōu)化任務(wù)，提供一站式解決方案。

版圖集成與分析工具?Skipper：高效的一站式版圖集成與分析解決方案。隨著芯片集成度與規(guī)模顯著上升，芯片的版圖數(shù)據(jù)隨之劇增，常規(guī)的版圖查看和編輯工具難以適應(yīng)超大規(guī)模的讀取和分析。

開拓晶圓制造類 EDA 業(yè)務(wù)，打造芯片設(shè)計制造的全方位解決方案。公司現(xiàn)有晶圓制造 EDA 工具包括器件模型提取工具、存儲器編譯器開發(fā)工具、單元庫特征化提取工具、單元庫/IP 質(zhì)量驗證工具、版圖集成與分析工具等。伴隨公司數(shù)字電路 EDA 工具研發(fā)投入的增加和研發(fā)速度的加快，晶圓制造 EDA 工具有望獲得協(xié)同發(fā)展，覆蓋更多制造流程，開拓更為廣闊的市場。

器件模型提取工具?XModel：采用器件模型參數(shù)擬合技術(shù)，實現(xiàn)高效的模型擬合。器件模型是涉及工藝器件功能與性能的具體參數(shù)，精確描述器件電流電壓關(guān)系，為電路仿真提供依據(jù)。工藝發(fā)展帶動器件模型復(fù)雜度提升，高效的參數(shù)擬合技術(shù)成為應(yīng)對器件提取難題的關(guān)鍵。

存儲器編譯器開發(fā)工具?SMCB：一站式儲存器編譯器開發(fā)方案。存儲器編譯器是用來生成不同容量儲存器和相關(guān)數(shù)據(jù)文件的基礎(chǔ)?IP，由晶圓廠提供給設(shè)計方。公司的存儲器編譯器開發(fā)工具?SMCB能提供電路拼接、版圖拼接、特征化提取及?IP?發(fā)布等功能，形成了發(fā)布多工藝、多類型儲存器編譯器的一站式解決方案。

從整個產(chǎn)業(yè)鏈來看，EDA?產(chǎn)品開發(fā)模式為鐵三角模式，EDA?的進步背后是整個產(chǎn)業(yè)鏈能力的提升。在這個三角中，第一個頂點為?EDA?廠商，其為?Fabless?提供支持；第二個頂點是?Foundry廠商，通過?Foundry?廠在工藝文件、工藝參數(shù)（PDK）上的支持，EDA?廠商才能將設(shè)計出的曲線與實際流片曲線進行擬合，吻合度越好說明工具越成熟；第三個頂點是?Fabless，其是?EDA?工具的主要使用者，EDA?的研發(fā)重點在于解決設(shè)計過程中遇到的問題，而新的問題來源都是新工藝和復(fù)雜設(shè)計，F(xiàn)abless?廠商復(fù)雜設(shè)計的演進會帶給?EDA?廠商新的機會和改進空間。

編輯：黃飛

?