各種MRAM家族成員的挑戰(zhàn)和前景

磁阻隨機(jī)存取存儲(chǔ)器 (MRAM) 是一種非易失性存儲(chǔ)器技術(shù)，它依靠?jī)蓚€(gè)鐵磁層的（相對(duì)）磁化狀態(tài)來(lái)存儲(chǔ)二進(jìn)制信息。多年來(lái)，出現(xiàn)了不同風(fēng)格的 MRAM 存儲(chǔ)器，這使得 MRAM 對(duì)緩存應(yīng)用程序和內(nèi)存計(jì)算越來(lái)越感興趣。

在本文中，我們討論了各種 MRAM 家族成員的挑戰(zhàn)和前景（包括自旋轉(zhuǎn)移矩 (STT)、自旋軌道轉(zhuǎn)矩 (SOT)、電壓控制（VCMA-和 VG-SOT）和疇壁 MRAM） . 他們強(qiáng)調(diào)了imec 的主要作用，即開發(fā)兼容CMOS 的300mm 平臺(tái)，將這些MRAM 技術(shù)提升到一個(gè)新的水平。

不斷變化的記憶景觀

內(nèi)存是電子系統(tǒng)中的關(guān)鍵組件之一，它滿足多種需求——從數(shù)據(jù)存儲(chǔ)到緩存、緩沖，以及最近的（內(nèi)存中）計(jì)算。幾十年來(lái)，內(nèi)存格局一直沒(méi)有改變，從緩存到存儲(chǔ)具有清晰的層次結(jié)構(gòu)?？拷醒?a target="_blank">處理器 (CPU) 的快速、易失的嵌入式靜態(tài)隨機(jī)存取存儲(chǔ)器 (SRAM) 是主要的存儲(chǔ)器。芯片上還有主要采用 SRAM 或嵌入式動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器 (DRAM) 技術(shù)制造的更高緩存存儲(chǔ)器。在離 CPU 較遠(yuǎn)的片外，您將主要找到用于工作存儲(chǔ)器的 DRAM 芯片、用于存儲(chǔ)的非易失性 NAND 閃存芯片以及用于長(zhǎng)期存檔應(yīng)用的磁帶。一般來(lái)說(shuō)，遠(yuǎn)離 CPU 的內(nèi)存更便宜、更慢、更密集且易失性更小。

盡管內(nèi)存密度有了很大提高，但所有這些內(nèi)存都在努力跟上邏輯芯片不斷提高的性能和巨大的數(shù)據(jù)增長(zhǎng)率。這推動(dòng)了對(duì)獨(dú)立和嵌入式應(yīng)用的替代內(nèi)存技術(shù)的探索。新興選項(xiàng)包括用于緩存級(jí)應(yīng)用的新技術(shù)、改進(jìn) DRAM 設(shè)備的新方法、填補(bǔ) DRAM 和 NAND 技術(shù)之間差距的新興存儲(chǔ)類存儲(chǔ)器、改進(jìn) 3D-NAND 存儲(chǔ)設(shè)備和歸檔類型應(yīng)用程序的解決方案。這些新興存儲(chǔ)器之一是磁阻隨機(jī)存取存儲(chǔ)器 (MRAM)。

MRAM 研究的早期階段：從實(shí)驗(yàn)室到太空……

DRAM 和 NAND 閃存等傳統(tǒng)存儲(chǔ)器利用電荷來(lái)存儲(chǔ)二進(jìn)制數(shù)據(jù)（0 或 1），而 MRAM 則利用鐵磁層的集體磁化狀態(tài)。其核心元件是磁性隧道結(jié)（MTJ），其中薄介電層夾在磁性固定層和磁性自由層之間。通過(guò)切換自由鐵磁層（MRAM 位單元的“存儲(chǔ)”層）的磁化來(lái)執(zhí)行存儲(chǔ)單元的寫入。讀取時(shí)，MTJ 的磁阻是通過(guò)將電流通過(guò)結(jié)來(lái)測(cè)量的。該隧道磁阻 (TMR) 可以高或低，取決于自由層和固定層的磁化的相對(duì)方向（即平行或反平行，因此為 1 或 0）。

圖 1：MRAM TMR 讀取操作的原理。

MRAM 肯定不是一項(xiàng)新技術(shù)：它的發(fā)展可以追溯到幾十年前。第一個(gè)實(shí)現(xiàn)（例如切換模式 MRAM）依賴于磁場(chǎng)驅(qū)動(dòng)的切換，其中施加外部磁場(chǎng)來(lái)切換和寫入存儲(chǔ)位單元。該場(chǎng)是通過(guò)使電流通過(guò)銅線產(chǎn)生的。這是一個(gè)很好的工程，但磁場(chǎng)感應(yīng)的切換無(wú)法擴(kuò)展到更小的尺寸——因?yàn)閷?shí)現(xiàn)所需磁場(chǎng)所需的電流隨著電流線尺寸的減小而增加。該技術(shù)永遠(yuǎn)無(wú)法實(shí)現(xiàn)高密度 MRAM 應(yīng)用，因此僅限于一些利基應(yīng)用，例如空間——它仍在使用中。在空間應(yīng)用中，可以充分發(fā)揮磁場(chǎng)驅(qū)動(dòng)技術(shù)的巨大優(yōu)勢(shì)：

多年來(lái)，已經(jīng)提出了編寫該技術(shù)的新方法——包括熱輔助開關(guān)——但到目前為止還沒(méi)有取得任何巨大的商業(yè)成功。

……以及（利基）市場(chǎng)

大約 20 年前，隨著自旋轉(zhuǎn)移矩 MRAM (STT-MRAM) 的發(fā)明，MRAM 的商業(yè)化邁出了重要一步。除了經(jīng)典的 MRAM，STT-MRAM 使用電流來(lái)感應(yīng)自由磁層的切換。通過(guò)使電流通過(guò)固定磁性層，可以產(chǎn)生自旋極化電流——它具有更多的自旋向上或向下旋轉(zhuǎn)的電子。如果這種自旋極化電流被引導(dǎo)到自由鐵磁層，角動(dòng)量可以轉(zhuǎn)移到該層（“自旋轉(zhuǎn)移力矩”），從而改變其磁取向。

第二個(gè)突破來(lái)自材料方面，當(dāng)時(shí)引入了鐵磁 CoFeB 作為固定和自由磁性層的材料，并引入了 MgO 作為介電勢(shì)壘。使用這些材料提高了器件效率，主要是在更高的隧道磁阻方面。經(jīng)過(guò)多年的研究，第一批基于 STT-MRAM 的產(chǎn)品于 2015 年左右上市，首先作為 DRAM 和固態(tài)驅(qū)動(dòng)器 (SSD) 的非易失性緩沖器，后來(lái)作為嵌入式閃存的替代品。從那時(shí)起，主要的代工廠和工具供應(yīng)商一直在向（嵌入式）STT-MRAM 投入大量研發(fā)資源。

STT-MRAM 取代 SRAM 高速緩存？

高速緩存通常是一種非常小的內(nèi)存類型，它位于靠近處理器的位置，以實(shí)現(xiàn)對(duì)數(shù)據(jù)的快速訪問(wèn)。這種類型的內(nèi)存通常組織為不同緩存級(jí)別的層次結(jié)構(gòu)。高速緩沖存儲(chǔ)器的作用通常由高速、易失的 SRAM 來(lái)填補(bǔ)。多年來(lái)，通常由 6 個(gè)晶體管組成的 SRAM 位單元已被縮減以增加內(nèi)存密度，從而提高緩存的容量。但在 10nm 技術(shù)節(jié)點(diǎn)以下，由于存儲(chǔ)器不活動(dòng)時(shí)功耗增加（泄漏）和可靠性問(wèn)題，SRAM 縮放變得非常具有挑戰(zhàn)性。

在多年的 MRAM 研究中，STT-MRAM 已被提出作為緩存 SRAM 的有前途的替代品——這一演變將使 STT-MRAM 能夠突破利基市場(chǎng)。它本質(zhì)上是非易失性的，這意味著即使在系統(tǒng)關(guān)閉時(shí)它也會(huì)保留數(shù)據(jù)。這有效地解決了 SRAM 存儲(chǔ)器在不活動(dòng)時(shí)“泄漏”能量的問(wèn)題。STT-MRAM 存儲(chǔ)單元也比 SRAM 單元小得多。

在 2018 年 IEEE IEDM 會(huì)議上，imec 展示了在 5nm 技術(shù)節(jié)點(diǎn) [1] 引入 STT-MRAM 作為最后一級(jí) (L3) 高速緩存的可行性。基于設(shè)計(jì)技術(shù)協(xié)同優(yōu)化和硅驗(yàn)證模型的分析表明，STT-MRAM 可以滿足高性能計(jì)算領(lǐng)域?qū)δ┘?jí)緩存的性能要求。此外，STT-MRAM 單元僅占用 SRAM 宏的 43.3% 的區(qū)域，并且發(fā)現(xiàn) STT-MRAM 與用于高密度存儲(chǔ)單元的 SRAM 相比更節(jié)能。

圖 2：不同尺寸的 SRAM 和 STT-MRAM 之間的能量比較

不幸的是，該技術(shù)被證明不足以將操作擴(kuò)展到更快、更低級(jí)別的緩存 (L1/L2)。首先，與 SRAM 相比，寫入過(guò)程仍然相對(duì)低效且較長(zhǎng)，對(duì)切換速度（不快于 5ns）造成了固有的限制。其次，速度增益需要增加流過(guò) MTJ 的電流，因此需要通過(guò)薄介電勢(shì)壘。這會(huì)施加嚴(yán)重的壓力并導(dǎo)致設(shè)備的耐用性降低。這些可靠性問(wèn)題與快速開關(guān)速度下的能量增加相結(jié)合，使得 STT-MRAM 存儲(chǔ)器不適合 L1/L2 高速緩存操作——這需要亞納秒的開關(guān)速度。

因此，半導(dǎo)體行業(yè)一直在尋找解決這些問(wèn)題的方法，從而產(chǎn)生新的 MRAM 風(fēng)格。它們都依賴于讀取位單元的相同機(jī)制（即，通過(guò)測(cè)量 TMR），但寫入存儲(chǔ)單元的方式不同。根據(jù)編寫機(jī)制，這些新風(fēng)格（下文討論）在以下指標(biāo)中的至少一項(xiàng)表現(xiàn)更好：可靠性、速度、功耗和/或面積消耗。

除了探索架構(gòu)和材料方面的創(chuàng)新外，imec 的主要作用是通過(guò)開發(fā)與 CMOS 兼容的基于 300mm 的集成流程，使這些 MRAM 風(fēng)味易于制造。該團(tuán)隊(duì)的重點(diǎn)是具有垂直磁化的 MRAM 類型的設(shè)備，因?yàn)榕c平面內(nèi)磁化技術(shù)相比，它具有更好的縮放潛力。

SOT-MRAM：可靠、快速、節(jié)能，但體積大

從架構(gòu)的角度來(lái)看，STT 和自旋軌道扭矩 (SOT)-MRAM 器件之間的主要區(qū)別在于當(dāng)前的注入幾何形狀。在 STT-MRAM 設(shè)備中，寫入內(nèi)存所需的電流被垂直注入 MTJ。對(duì)于 SOT-MRAM，電流注入是在平面內(nèi)執(zhí)行，在相鄰的 SOT 層（通常是重金屬）中。在物理學(xué)方面，切換自由層現(xiàn)在依賴于軌道角動(dòng)量從重金屬電子到磁存儲(chǔ)層的轉(zhuǎn)移——進(jìn)一步得到霍爾效應(yīng)和 Rashba 相互作用的幫助。主要優(yōu)勢(shì)？由于當(dāng)前的注入幾何結(jié)構(gòu)，讀取和寫入路徑現(xiàn)在解耦，顯著提高了設(shè)備??的耐用性和讀取穩(wěn)定性。它還消除了 STT-MRAM 器件中固有的切換延遲。

雖然 SOT-MRAM 器件的操作已在實(shí)驗(yàn)室中得到驗(yàn)證，但 imec 在 2018 年率先展示了使用 CMOS 兼容工藝在 300mm 晶圓上全面集成 SOT-MRAM 器件模塊。這也使團(tuán)隊(duì)能夠比較 SOT 和 STT 開關(guān)行為，這些設(shè)備是在同一個(gè) 300 毫米晶圓上制造的。雖然 STT-MRAM 操作期間的開關(guān)速度被限制為 5ns，但在 SOT-MRAM 操作期間證明了低至 210ps 的可靠切換。SOT-MRAM 器件表現(xiàn)出出色的耐用性（>5×10 10）和低至 300pJ 的操作功率。在這些器件中，磁性隧道結(jié)由 SOT/CoFeB/MgO/CoFeB/SAF 垂直磁化疊層組成，使用 β 相鎢 (W) 作為 SOT 層。[2]

在 VLSI 2019 上，該團(tuán)隊(duì)提出了一項(xiàng)關(guān)鍵創(chuàng)新，可以進(jìn)一步提高 SOT-MRAM 器件的可制造性：無(wú)場(chǎng)開關(guān)操作，以消除寫入操作期間對(duì)外部磁場(chǎng)的需求 [3]。需要磁場(chǎng)來(lái)打破對(duì)稱性并確保確定性磁化切換。到目前為止，這個(gè)領(lǐng)域是從外部引發(fā)的，為 SOT-MRAM 器件的實(shí)際使用提出了主要障礙。Imec 的解決方案包括在硬掩模中嵌入鐵磁體，用于塑造 SOT 層。使用這種鐵磁體，在磁隧道結(jié)的自由層上會(huì)產(chǎn)生一個(gè)小的均勻平面內(nèi)場(chǎng)。該方法被證明是可靠的，同時(shí)保留了 SOT-MRAM 器件的亞 ns 寫入。此外，

圖 3：具有 Co 磁性硬掩模的 SOT 無(wú)場(chǎng)開關(guān) MTJ 的橫向 TEM 橫截面圖

對(duì)可制造性的另一個(gè)關(guān)注與熱預(yù)算有關(guān)：處理磁性層的熱預(yù)算必須與整體制造流程兼容。在 VLSI 2021 上，imec 展示了一種與后端 (BEOL) 兼容的 SOT 器件，該器件采用了一種新的自由層設(shè)計(jì)，為增加內(nèi)存的保留時(shí)間提供了更大的靈活性 [4]。

盡管這些結(jié)果為解決最低緩存級(jí)別的 SRAM 替換開辟了道路，但 SOT-MRAM 仍然存在一個(gè)主要缺點(diǎn)：面積消耗。雖然具有柱狀結(jié)構(gòu)的 STT-MRAM 是一個(gè)兩端器件，但 SOT-MRAM 是一個(gè)三端器件 - 將兩個(gè)晶體管合并到一個(gè)單位單元和一個(gè)相對(duì)較大的選擇晶體管（以適應(yīng)寫入所需的相對(duì)較大的電流）設(shè)備）。因此，需要在密度縮放方面進(jìn)行創(chuàng)新，使其成為 SRAM 在低級(jí)緩存應(yīng)用中的真正競(jìng)爭(zhēng)對(duì)手。

VCMA-MRAM：超低功耗冠軍

壓控 MRAM 操作已被探索為進(jìn)一步降低 STT-MRAM 功耗的一種方式。雖然寫入 STT-MRAM 存儲(chǔ)單元是通過(guò)電流來(lái)執(zhí)行的，但電壓??控制的磁各向異性 (VCMA)-MRAM 使用電場(chǎng)（因此是電壓）進(jìn)行寫入操作 - 能耗要低得多。將自由層從平行狀態(tài) (P) 切換到反平行狀態(tài) (AP)（反之亦然）需要兩個(gè)基本組件：電場(chǎng)（穿過(guò)隧道勢(shì)壘）以消除能量勢(shì)壘，以及外部平面內(nèi)用于實(shí)際 VCMA 切換的磁場(chǎng)。

盡管在功耗方面很有希望，但這種類型的 MRAM 通常存在寫入速度相對(duì)較慢的問(wèn)題。慢速寫入操作與 VCMA-MRAM 器件的單極性特性有關(guān)：從并行轉(zhuǎn)換到反并行 (P-AP) 狀態(tài)需要相同極性的寫入脈沖，就像從反并行轉(zhuǎn)換到并行一樣（ AP-P) 狀態(tài)。因此，在寫入之前需要“預(yù)讀”存儲(chǔ)單元以了解其狀態(tài)——這一序列顯著減慢了寫入操作。

2020 年，imec 引入了一種獨(dú)特的確定性 VCMA 寫入概念，該概念避免了預(yù)讀的需要：通過(guò)在能壘中產(chǎn)生偏移，為 A-AP 和 AP-P 轉(zhuǎn)換引入了不同的閾值電壓。這種偏移是通過(guò)在 VCMA 堆棧設(shè)計(jì)中實(shí)現(xiàn)一個(gè)小的（例如 5mT）偏移磁場(chǎng) (B z,eff ) 來(lái)實(shí)現(xiàn)的。[5]

圖 4：(a) Bz,eff 的能量圖，用于建議的確定性寫入，其中 AP 狀態(tài)比 P 狀態(tài)更穩(wěn)定；(b) 保留 (Δ) 作為 Bz,eff 的函數(shù)。

作為第二項(xiàng)改進(jìn)，imec 在磁性隧道結(jié)的頂部嵌入了磁性硬掩模。這消除了 VCMA 切換期間對(duì)外部磁場(chǎng)的需求，從而提高了設(shè)備??的可制造性，而不會(huì)降低其性能。[5]

所產(chǎn)生的器件是使用 imec 的 300mm 最先進(jìn)的技術(shù)基礎(chǔ)設(shè)施制造的，證明了它們與 CMOS 技術(shù)的兼容性?？煽康?1.1GHz（或 ns 級(jí)速度）無(wú)外部磁場(chǎng) VCMA 開關(guān)在僅 20fJ 寫入能量的情況下得到證明。已經(jīng)實(shí)現(xiàn)了246%的高隧道磁阻和超過(guò)10 10的耐久性。這些改進(jìn)使 VCMA-MRAM 的性能超越了 STT-MRAM 操作，使這些器件成為高性能、超低功耗和高密度存儲(chǔ)器應(yīng)用的理想選擇。

剩下的主要挑戰(zhàn)之一與增加 VCMA 效應(yīng)的幅度有關(guān)。使用當(dāng)前材料集，只能切換低保留（數(shù)天到數(shù)周）的自由層。切換高保留自由層需要更高的 VCMA 效應(yīng)，這仍然需要材料突破。在 imec 已建立的 300mm VCMA-MRAM 平臺(tái)上積極探索這一領(lǐng)域。

VG-SOT 承諾擁有一切

最近，提出了一種新的寫入方案，它結(jié)合了 VCMA 和 SOT 效應(yīng)的優(yōu)點(diǎn)：電壓門輔助自旋軌道扭矩 MRAM 器件 (VG-SOT MRAM)。在這樣的設(shè)備中，SOT 效應(yīng)再次負(fù)責(zé)切換自由層。但是 VCMA 頂門現(xiàn)在協(xié)助其操作，充當(dāng) MTJ 選擇器。選擇是通過(guò)施加電壓來(lái)執(zhí)行的，該電壓隨后會(huì)改變自由層的穩(wěn)定性，從而改變其保持力。有了這個(gè)概念，人們現(xiàn)在可以想到一種多柱單元結(jié)構(gòu)（在一條公共 SOT 線上有多個(gè) MTJ 柱），其中一個(gè) VCMA 頂柵選擇寫入哪一個(gè)。這一概念有望解決經(jīng)典 SOT 技術(shù)的密度限制，該技術(shù)要求每個(gè)位單元有一個(gè)大的選擇器。此外，與傳統(tǒng)的 SOT 一樣，VG-SOT 能夠在亞納秒范圍內(nèi)實(shí)現(xiàn)快速切換。因此，VG-SOT 具有在任何類別的高速緩存中發(fā)揮作用的所有功能——有望實(shí)現(xiàn)真正的統(tǒng)一高速緩存。

但工業(yè)采用的道路還很漫長(zhǎng)。該設(shè)備制造復(fù)雜，其在多柱結(jié)構(gòu)中的全部功能仍有待展示。Imec 正在逐步實(shí)現(xiàn)這一目標(biāo)。使用垂直 MTJ 構(gòu)建塊，單個(gè) 3 端子器件上的 VG-SOT 概念已經(jīng)可以在 300 毫米晶圓上成功演示。Imec 現(xiàn)在正致力于證明采用 CMOS 兼容工藝步驟制造的多柱器件結(jié)構(gòu)的全部功能。

與獨(dú)立的同類產(chǎn)品相比，VG-SOT 器件概念降低了對(duì) SOT 和 VCMA 效率的材料特性要求。盡管如此，創(chuàng)新仍需要來(lái)自材料方面，以使設(shè)備更高效。正在探索具有更高自旋軌道轉(zhuǎn)移效應(yīng)的新材料用于 SOT 層，旨在降低能耗。此外，正在尋找具有更大 VCMA 系數(shù)的材料。該系數(shù)決定了施加電壓時(shí)您改變保留的程度。此外，為了進(jìn)一步提高 TMR 讀數(shù)，對(duì) MTJ 疊層中 MgO 替代品的基礎(chǔ)研究具有高度相關(guān)性。

圖 5：?jiǎn)沃投嘀?VG-SOT 運(yùn)行原理

(VG-)SOT MRAM 用于模擬內(nèi)存計(jì)算的潛力

VCMA 輔助多柱 SOT-MRAM 也被認(rèn)為是實(shí)現(xiàn)用于模擬內(nèi)存計(jì)算的多級(jí)深度神經(jīng)網(wǎng)絡(luò)權(quán)重的有趣候選者。

深度學(xué)習(xí)是機(jī)器學(xué)習(xí)的一個(gè)子集，其中人工神經(jīng)網(wǎng)絡(luò)——受人腦啟發(fā)的算法——從大量數(shù)據(jù)中學(xué)習(xí)。神經(jīng)網(wǎng)絡(luò)包含一系列對(duì)輸入數(shù)據(jù)進(jìn)行轉(zhuǎn)換的隱藏層。正是在這些隱藏層的節(jié)點(diǎn)內(nèi)應(yīng)用了權(quán)重，網(wǎng)絡(luò)內(nèi)的可學(xué)習(xí)參數(shù)可以轉(zhuǎn)換輸入數(shù)據(jù)。模擬內(nèi)存計(jì)算是實(shí)現(xiàn)神經(jīng)網(wǎng)絡(luò)權(quán)重的一種很有前途的架構(gòu)解決方案。為此目的，正在探索不同類型的存儲(chǔ)器，包括具有大電阻值的低功率、非易失性電阻存儲(chǔ)器。

SOT-MRAM 承諾滿足這些要求。由于獨(dú)立的寫入和讀取路徑，可以增加 MTJ 堆棧的電阻而不影響寫入路徑。這樣，可以獲得非常大的電阻——因此，通過(guò)隧道結(jié)的電流非常低——可以獲得。當(dāng)使用多柱 SOT-MRAM 結(jié)構(gòu)時(shí)，現(xiàn)在可以匯總來(lái)自不同 MTJ 柱的電流（實(shí)際的內(nèi)存計(jì)算）。該總電流生成用作輸入信號(hào)權(quán)重的模擬信號(hào)。由于來(lái)自不同 SOT-MRAM 單元的各個(gè)電流足夠低，因此最終的累加電流仍然可行。

在 VLSI 2021 上，imec 首次展示了使用多柱 SOT-MRAM（具有選擇性 VCMA 輔助寫入）實(shí)現(xiàn)多級(jí)深度神經(jīng)網(wǎng)絡(luò)權(quán)重的可行性。在實(shí)驗(yàn)中，在一個(gè) SOT 軌道上具有四個(gè)支柱的設(shè)備已被用于實(shí)現(xiàn)具有九個(gè)級(jí)別的權(quán)重。[6]

Outlook：域墻設(shè)備

從長(zhǎng)遠(yuǎn)來(lái)看，imec 探索了其他更奇特的 MRAM 設(shè)備實(shí)現(xiàn)，這些實(shí)現(xiàn)承諾更高密度的 MRAM 位單元：疇壁設(shè)備。在這些設(shè)備中，輸入信息被編碼在磁疇壁中，磁疇壁是分隔具有不同磁化強(qiáng)度的區(qū)域的界面。該器件通過(guò)使用疇壁沿磁軌的運(yùn)動(dòng)來(lái)操作。這種運(yùn)動(dòng)可以通過(guò)自旋軌道扭矩來(lái)控制。在這樣的結(jié)構(gòu)中，并不是每個(gè)位單元都需要一個(gè)讀出傳感器，因?yàn)楫牨诒旧砜梢月酚傻阶x出單元——這些讀出單元只安裝在幾個(gè)選定的位置。因此，可以實(shí)現(xiàn)有限數(shù)量的讀出，從而顯著增加存儲(chǔ)器的密度。

到目前為止，由于?缺乏在納米尺度上讀寫它們的電子手段，無(wú)法通過(guò)實(shí)驗(yàn)證明完整的功能疇壁器件。Imec 可以首次展示完全運(yùn)行的納米級(jí)疇壁器件（在 300 毫米晶圓上制造），使用專門設(shè)計(jì)的垂直 MTJ 進(jìn)行電子讀寫。最近在 Nature Electronics [7] 中描述了這項(xiàng)研究的結(jié)果。

除了高存儲(chǔ)密度之外，將疇壁設(shè)備用于存儲(chǔ)應(yīng)用還有第二個(gè)優(yōu)勢(shì)。疇壁器件——以自旋力矩多數(shù)門的形式——也被認(rèn)為是高性能邏輯應(yīng)用的進(jìn)一步選擇。但是你需要一個(gè)邏輯和內(nèi)存可以緊密結(jié)合的平臺(tái)。疇壁存儲(chǔ)器可以在那里發(fā)揮重要作用，因?yàn)槟梢詽撛诘貙⑦壿嫼痛鎯?chǔ)器連接到相同的磁軌上。

結(jié)論

多年來(lái)，出現(xiàn)了不同風(fēng)格的 MRAM 存儲(chǔ)設(shè)備，以權(quán)衡寫入速度、可靠性、功耗和面積消耗。根據(jù)它們的具體特性，它們針對(duì)不同的應(yīng)用，例如，用于嵌入式閃存和末級(jí)高速緩存的 STT-MRAM，用于低級(jí)高速緩存的 SOT-MRAM，用于超低功耗應(yīng)用的 VCMA-MRAM，最后是 VG- SOT MRAM 作為終極統(tǒng)一高速緩存存儲(chǔ)器，還具有用于內(nèi)存計(jì)算的有趣特性。

近年來(lái)，imec 與其在內(nèi)存領(lǐng)域的合作伙伴一起，通過(guò)開發(fā)可制造的、與 CMOS 兼容的制造工藝，在成熟這些 MRAM 類型的設(shè)備方面取得了良好的記錄。為了將這些探索性設(shè)備提升到一個(gè)新的水平，imec 邀請(qǐng)大學(xué)、研究機(jī)構(gòu)以及材料和設(shè)備供應(yīng)商就這些下一代存儲(chǔ)技術(shù)進(jìn)行合作。

　　審核編輯：湯梓紅