s8254應(yīng)用電路

　　s8254系列內(nèi)置高精度電壓檢測(cè)電路和延遲電路，是用于3節(jié)或4節(jié)串聯(lián)鋰離子/鋰聚合物可充電電池保護(hù)的IC。通過(guò)SEL端子的切換，可用來(lái)保護(hù)3節(jié)或4節(jié)串聯(lián)電池。

　　數(shù)據(jù)總線(xiàn)緩沖器

　　數(shù)據(jù)總線(xiàn)緩沖器是一個(gè)三態(tài)、雙向8位寄存器主要作用是與cpu進(jìn)行數(shù)據(jù)交換，8位數(shù)據(jù)線(xiàn)D7～D0與CPU的系統(tǒng)數(shù)據(jù)總線(xiàn)連接，構(gòu)成CPU和8254之間信息傳送的通道，CPU通過(guò)數(shù)據(jù)總線(xiàn)緩沖器向8254寫(xiě)入控制命令、計(jì)數(shù)初始值或讀取計(jì)數(shù)值。

　　s8254內(nèi)部結(jié)構(gòu)圖

　　s8254應(yīng)用電路

　　在SEL端子=VDD電位時(shí)選擇4節(jié)電池的情況下的S-8254A系列的測(cè)定方法。在SEL端子=VSS電位時(shí)，要選擇3節(jié)電池的情況下，請(qǐng)將電源V4短路。

　　1. 工作時(shí)消耗電流、休眠時(shí)消耗電流

　　1.1 工作時(shí)消耗電流（IOPE）

　　在V1 = V2 = V3 = V4 = 3.5 V、VVMP = VDD時(shí)，VSS端子的電流即為消耗電流 （IOPE）。

　　1.2 休眠時(shí)消耗電流 （IPDN）

　　在V1 = V2 = V3 = V4 = 1.5 V、VVMP = VSS時(shí)，VSS端子的電流即為休眠時(shí)的消耗電流 （IPDN）。

　　2. 過(guò)充電檢測(cè)電壓、過(guò)充電解除電壓、過(guò)放電檢測(cè)電壓、過(guò)放電解除電壓、過(guò)電流檢測(cè)電壓1、過(guò)電流檢測(cè)電壓2、過(guò)電流檢測(cè)電壓3、CTL輸入電壓“H”、CTL輸入電壓“L”、SEL輸入電壓“H”、SEL輸入電壓 “L”

　　在VVMP = VSEL = VDD、VINI = VCTL = VSS、CDT端子=“開(kāi)路”、V1 = V2 = V3 = V4 = 3.5 V的前提下，請(qǐng)確認(rèn)COP端子以及DOP端子為“L” （VDD × 0.1 V以下的電壓） （以下記載為初始狀態(tài)）。

　　2.1 過(guò)充電檢測(cè)電壓 （VCU1）、過(guò)充電解除電壓 （VCL1）

　　從初始狀態(tài)開(kāi)始緩慢提升V1的電壓，COP端子的電壓變?yōu)椤癏” （VDD × 0.9 V以上的電壓）時(shí)V1的電壓即為過(guò)充電檢測(cè)電壓 （VCU1）。之后，緩慢降低V1的電壓，COP端子的電壓變?yōu)椤癓”時(shí)V1的電壓即為過(guò)充電解除電壓 （VCL1）。

　　2.2 過(guò)放電檢測(cè)電壓 （VDL1）、過(guò)放電解除電壓 （VDU1）

　　從初始狀態(tài)開(kāi)始緩慢降低V1的電壓，DOP端子的電壓變?yōu)椤癏”時(shí)V1的電壓即為過(guò)放電檢測(cè)電壓 （VDL1）。之后，緩慢提升V1的電壓，DOP端子的電壓變?yōu)椤癓”時(shí)V1的電壓即為過(guò)放電解除電壓 （VDU1）。只要使Vn （n = 2 ~ 4）的電壓產(chǎn)生變化，也與n = 1的情況相同可以計(jì)算出過(guò)充電檢測(cè)電壓 （VCUn）、過(guò)充電解除電壓（VCLn）、過(guò)放電檢測(cè)電壓 （VDLn） 以及過(guò)放電解除電壓 （VDUn）。

　　2.3 過(guò)電流檢測(cè)電壓1 （VIOV1）

　　從初始狀態(tài)開(kāi)始緩慢提升VINI端子的電壓，DOP端子的電壓變?yōu)椤癏”時(shí)VINI端子的電壓即為過(guò)電流檢測(cè)電壓1 （VIOV1）。

　　2.4 過(guò)電流檢測(cè)電壓2 （VIOV2）

　　從初始狀態(tài)開(kāi)始設(shè)置CDT端子的電壓為VSS之后，緩慢提升VINI端子的電壓，DOP端子的電壓變?yōu)椤癏” 時(shí)VINI端子的電壓即為過(guò)電流檢測(cè)電壓2 （VIOV2）。

　　2.5 過(guò)電流檢測(cè)電壓3 （VIOV3）

　　從初始狀態(tài)開(kāi)始緩慢降低VMP端子的電壓，DOP端子的電壓變?yōu)椤癏”時(shí)VDD與VVMP的電壓差（VDD ? VVMP） 即為過(guò)電流檢測(cè)電壓3 （VIOV3）。

　　2.6 CTL輸入電壓“H” （VCTLH）、CTL輸入電壓“L” （VCTLL）

　　從初始狀態(tài)開(kāi)始緩慢提升CTL端子的電壓，COP端子以及DOP端子的電壓變?yōu)椤癏”時(shí)CTL端子的電壓即為CTL輸入H電壓 （VCTLH）。之后，緩慢降低CTL端子的電壓，COP端子以及DOP端子的電壓變?yōu)椤癓” 時(shí)CTL端子的電壓即為CTL輸入L電壓 （VCTLL）。

　　2.7 SEL輸入電壓“H” （VSELH）、SEL輸入電壓“L” （VSELL）

　　從初始狀態(tài)開(kāi)始設(shè)置V4 = 0V，確認(rèn)DOP端子為“H”。之后，緩慢降低SEL端子的電壓，DOP端子的電壓變?yōu)椤癓”時(shí)SEL端子的電壓即為SEL輸入L電壓 （VSELL）。之后，緩慢提升SEL端子的電壓，DOP 端子的電壓變?yōu)椤癏”時(shí)SEL端子的電壓即為SEL輸入H電壓 （VSELH）。