Google AI完勝集成電路設(shè)計(jì)，ASIC智能設(shè)計(jì)時(shí)代來(lái)臨

（文章來(lái)源：EDA365網(wǎng)）

今年的集成固態(tài)電路會(huì)議（ISSCC）的主題是“為AI時(shí)代提供動(dòng)力的集成電路”，而開幕全體會(huì)議的目的是描繪AI“折疊”半導(dǎo)體空間的程度。

Google AI 負(fù)責(zé)人Jeff Dean、聯(lián)發(fā)科高級(jí)副總裁Kou-Hung Loh、Imec項(xiàng)目總監(jiān)Nadine Collaert、IBM Research總監(jiān)Dario Gil分別解釋了電子領(lǐng)域?qū)I的期望要求，例如，如何驅(qū)動(dòng)專門為AI應(yīng)用而設(shè)計(jì)的新型處理器（以及CPU和GPU）;促進(jìn)結(jié)構(gòu)創(chuàng)新（例如小芯片，多芯片封裝，中介層）;甚至影響著量子計(jì)算的發(fā)展。

ISSCC會(huì)議于上周在舊金山舉行，會(huì)議期間谷歌表示人工智能對(duì)電路設(shè)計(jì)同樣重要，并且宣布谷歌正在嘗試?yán)?a href="http://srfitnesspt.com/v/tag/557/" target="_blank">機(jī)器學(xué)習(xí)來(lái)解決集成電路設(shè)計(jì)流程中自動(dòng)化布局布線問(wèn)題，并且得到了不錯(cuò)的效果。

人工智能的應(yīng)用這幾年來(lái)也一直是電子領(lǐng)域的研究熱點(diǎn)和重點(diǎn)。這個(gè)方向吸引了大量半導(dǎo)體研究人員從事傳統(tǒng)方向和人工智能結(jié)合的相關(guān)研究。尤其是今年的集成固態(tài)電路會(huì)議（ISSCC）甚至把會(huì)議主題定為：“用集成電路推動(dòng)AI新時(shí)代”。而開幕式也將此次會(huì)議的目的陳述為探討AI對(duì)半導(dǎo)體領(lǐng)域研究的影響。

開幕式的四位發(fā)言人解釋了人工智能的需求是如何推動(dòng)設(shè)計(jì)AI專用的新型處理器（相比于CPU和GPU）、如何促進(jìn)結(jié)構(gòu)創(chuàng)新（例如采用小芯片，多芯片封裝，或者插件式設(shè)計(jì)）、甚至如何正在影響未來(lái)量子計(jì)算的發(fā)展。

會(huì)議的第一位發(fā)言人是Google AI負(fù)責(zé)人Jeff Dean。Jeff Dean提到谷歌正在通過(guò)實(shí)驗(yàn)，嘗試?yán)脵C(jī)器學(xué)習(xí)執(zhí)行集成電路設(shè)計(jì)中的布局布線任務(wù)，也就是讓AI學(xué)習(xí)集成電路中的布局布線，節(jié)省設(shè)計(jì)專家的人力勞動(dòng)。人類ASIC專家的布局布線結(jié)果和一個(gè)低功耗ML加速器芯片的布局布線結(jié)果對(duì)比。谷歌故意遮蓋了部分圖像。

Jeff Dean首先簡(jiǎn)要介紹了AI和ML的發(fā)展歷史，接著介紹了機(jī)器如何學(xué)習(xí)玩雙陸棋，深藍(lán)如何下國(guó)際象棋, alphago如何擅長(zhǎng)下圍棋 。以及現(xiàn)在的AI可以應(yīng)對(duì)非常復(fù)雜的視頻游戲（例如《星際爭(zhēng)霸》）并且取得了“具有里程碑意義的成績(jī)”。同時(shí) 機(jī)器學(xué)習(xí)還被廣泛應(yīng)用于醫(yī)學(xué)成像，機(jī)器人技術(shù)，計(jì)算機(jī)視覺，自動(dòng)駕駛，神經(jīng)科學(xué)，農(nóng)業(yè)，天氣預(yù)報(bào)等領(lǐng)域。

數(shù)十年來(lái)，推動(dòng)計(jì)算技術(shù)發(fā)展的基本思想是：?jiǎn)栴}越大，我們就給它更強(qiáng)的計(jì)算能力。如果你擁有的處理能力越強(qiáng)，你就可以解決的更大的問(wèn)題。在一段時(shí)間里，這個(gè)規(guī)則也適用于解決AI問(wèn)題。但是，這個(gè)規(guī)則很快就被爆炸式增長(zhǎng)的問(wèn)題空間所打破。因?yàn)槲覀兏緹o(wú)法攢夠足夠多的CPU/GPU來(lái)解決這樣的問(wèn)題。

事實(shí)證明，AI / ML不需要典型的CPU / GPU的復(fù)雜功能，所需的數(shù)學(xué)運(yùn)算也更簡(jiǎn)單，而且要求的精度也低很多。這個(gè)發(fā)現(xiàn)帶來(lái)的影響是：專用的AI / ML加速器不必像CPU / GPU那樣復(fù)雜?；诖薌oogle設(shè)計(jì)了TensorFlow加速器，并且已經(jīng)推出第三代產(chǎn)品，第四代產(chǎn)品也很快會(huì)發(fā)布。AI / ML處理器設(shè)計(jì)相對(duì)簡(jiǎn)單，因此也相對(duì)便宜，所有這些都使得將機(jī)器學(xué)習(xí)進(jìn)一步推向網(wǎng)絡(luò)邊緣變得更加容易。截至2019年，Google已經(jīng)擁有一款可在智能手機(jī)上使用的非常緊湊的模型。

當(dāng)前階段每個(gè)基于AI的應(yīng)用程序（自動(dòng)駕駛，醫(yī)學(xué)成像，游戲）都是通過(guò)訓(xùn)練專用的AI / ML系統(tǒng)而實(shí)現(xiàn)。那么，AI能將一個(gè)系統(tǒng)上學(xué)到的知識(shí)應(yīng)用到從未見過(guò)的新系統(tǒng)中嗎？答案很明確：“YES”。

“我之所以提出這一點(diǎn)是因?yàn)槲覀冮_始考慮將AI用于ASIC設(shè)計(jì)中的布局布線” Jeff Dean說(shuō)，“布局布線的難度遠(yuǎn)遠(yuǎn)大于圍棋：目標(biāo)更模糊，問(wèn)題規(guī)模反而更大”。Google已經(jīng)創(chuàng)建了布局布線的學(xué)習(xí)模型，然后嘗試該工具是否可以進(jìn)一步推廣。Jeff Dean說(shuō)“到目前為止，我們?cè)谒袊L試中都獲得了非常好的結(jié)果。它的性能要比人類好一些，有時(shí)甚至要好很多?！?/p>

Google將使用機(jī)器學(xué)習(xí)布局和布線的效果與商用軟件進(jìn)行了比較。測(cè)試電路是幾個(gè)不同的模塊，包括Ariane RISC-V CPU。

“更好”指的是在非常短的時(shí)間內(nèi)完成布局布線。如果讓人類設(shè)計(jì)專家完成這項(xiàng)任務(wù)通常需要一周甚至數(shù)周時(shí)間。而ML布局布線器通常在24小時(shí)內(nèi)就能完成相同的工作量，并且布局的連線通常更短。ML布局布線器在自動(dòng)布局和布線方面的更多出色表現(xiàn)可以參考由Cadence公司Rod Metcalfe撰寫的“在EDA中進(jìn)行機(jī)器學(xué)習(xí)可加快設(shè)計(jì)周期”的文章。

Jeff Dean說(shuō)，ML可能還會(huì)擴(kuò)展到IC設(shè)計(jì)過(guò)程的其他部分，包括使用ML來(lái)幫助生成測(cè)試用例，以更充分地進(jìn)行ASIC設(shè)計(jì)驗(yàn)證；也許還可以使用ML來(lái)改進(jìn)高級(jí)代碼綜合以達(dá)到更優(yōu)化的設(shè)計(jì)。這些可能的應(yīng)用方向?qū)C(jī)器學(xué)習(xí)本身的普及很重要，同時(shí)對(duì)加速集成電路設(shè)計(jì)進(jìn)度也是一樣的重要。聯(lián)發(fā)科技高級(jí)副總裁兼首席戰(zhàn)略官Kou-Hung Loh指出物聯(lián)網(wǎng)設(shè)備將數(shù)百億的事物連接在一起，然而AI正在改變著這些聯(lián)網(wǎng)的一切事物。

AI之所以走向邊緣計(jì)算，部分原因正如Dean在本節(jié)前面提到的那樣，還有更多的原因包括：減輕數(shù)據(jù)中心日益增長(zhǎng)的處理負(fù)擔(dān)、最小化網(wǎng)絡(luò)流量，以及那些需要使用近似本地處理的實(shí)時(shí)應(yīng)用。本地處理要求：快速（必須為AI計(jì)算專門設(shè)計(jì)），而且低功耗。這些為AI專門設(shè)計(jì)的處理器，被稱為AI處理器單元。一個(gè)APU可以不如CPU靈活，但是由于是專用的，所以APU可以性能上比CPU快20倍，功耗比CPU低55倍。

Imec的項(xiàng)目總監(jiān)Nadine Collaert指出摩爾定律可能在未來(lái)幾年內(nèi)依然適用，雖然CMOS縮小的難度越來(lái)越大，但可以利用FinFETs、 納米片、forksheets等技術(shù)實(shí)現(xiàn)芯片級(jí)的CMOS進(jìn)一步縮放。相信3D技術(shù)是最好的方法：包括使用多層封裝，硅上穿孔，以及與其他標(biāo)準(zhǔn)單元進(jìn)行精細(xì)等級(jí)的連接。具體技術(shù)的選擇需要根據(jù)系統(tǒng)設(shè)計(jì)需求和可選用的器件屬性來(lái)決定。“這將是一個(gè)復(fù)雜的練習(xí)”Collaert說(shuō)。這將對(duì)EDA供應(yīng)商產(chǎn)生很大壓力，因?yàn)檫@需要EDA供應(yīng)商在工具層面支持不同方案的嘗試和比較。

無(wú)線通信系統(tǒng)的前端模塊將成為一個(gè)特殊的挑戰(zhàn)。“通常，這些系統(tǒng)最多樣化：使用不同技術(shù)的許多不同組件，并且前端模塊會(huì)隨著天線、PA、以及濾波器的增多，而變得更加復(fù)雜?！睙o(wú)線通信行業(yè)正在向更高頻和更高效率邁進(jìn)。一種方案是將III-V材料與CMOS結(jié)合使用以獲得兩種材料的優(yōu)勢(shì)。Nadine Collaert給出一個(gè)在絕緣的硅襯底上生長(zhǎng)的具有III-V材料的3D nano-ridge的圖片示例，同時(shí)指出這里還有很多工作要做。

至于機(jī)器學(xué)習(xí)對(duì)內(nèi)存的影響則更加明顯。像AI和ML這樣的新應(yīng)用都需要快速地訪問(wèn)內(nèi)存。人們迫切需要關(guān)注和發(fā)展內(nèi)存計(jì)算，隨著邏輯和存儲(chǔ)的日益緊密，3D封裝當(dāng)然會(huì)發(fā)揮重要作用。
（責(zé)任編輯：fqj）