單板中的不同電源如何去耦？

單板中的不同電源如何去耦？工程師們往往都是嚴(yán)格按照元件Datasheet推薦方法與建議，這些建議往往如下所描述：“The supply tothis pin should be decoupled with 0.1uF and 0.01uF Capacitor to ground as nearas possible”，如下圖所示，而這些建議歸納起來就是2點(diǎn)：

（1） “使用0.1uF或0.01uF的電容”

（2） ”離電源管腳越近越好”

圖 1. 某Datasheet上濾波電容的使用建議

這類建議看起來是萬能的，但是用起來又有點(diǎn)“萬萬不能”，因?yàn)閱伟宓膽?yīng)用情景千變?nèi)f化，這些建議在具體應(yīng)用時(shí)往往令硬件工程師感覺需要喝上幾杯“蟻力神”才緩得過氣來，實(shí)在煩了有時(shí)也會存在一點(diǎn)“甩鍋”心里，不再多想而嚴(yán)格執(zhí)行Datasheet上的建議或“過設(shè)計(jì)”。最后的原理圖往往成了如下的模樣，即閉著眼睛多按幾下Clt+V。

圖 2. 常見的電容組合原理圖

下游PCB布局時(shí)發(fā)現(xiàn)沒足夠的空間放置這么多電容后，再是一翻“溝通”過后，硬件工程師再對原理圖作部分刪除，這種方法從電容的數(shù)量、位置、類型組合等方面對PCB的設(shè)計(jì)都沒有定量的細(xì)節(jié)指導(dǎo)。因而出現(xiàn)了本文開始時(shí)提到的：“越多越好、越近越好”的建議。

經(jīng)仔細(xì)分析發(fā)現(xiàn)這些問題是可以解決的，且可以在早期做較準(zhǔn)確的定量分析，這需要在產(chǎn)品開發(fā)的初期PI仿真工作就要介入。

2. 初期評估與策略

如何在項(xiàng)目初期確定項(xiàng)目的電容濾波方案是最關(guān)鍵的步驟，業(yè)界已有成熟的EDA工具可以在項(xiàng)目初期提供較為精細(xì)的電容設(shè)計(jì)：包括電容容值組合、位置的放置、目標(biāo)阻抗是否滿足等，如按相應(yīng)的流程處理可以做到降低綜合成本、減少返工風(fēng)險(xiǎn)等。

目標(biāo)阻抗

初期電容的評估與制定策略具體步驟如下：

首先確定目標(biāo)阻抗值，早期PI都是使用如下的方法確定目標(biāo)阻抗，公式與結(jié)果樣圖如下：

圖 3. 目標(biāo)阻抗計(jì)算公式

圖 4. 目標(biāo)阻抗與仿真評估

這個(gè)估算方法在對于電流及鏈路上寄生電感影響越來越大的今天，再使用一條直線的目標(biāo)阻抗已不能適應(yīng)。

如下圖中使用與頻率相關(guān)的目標(biāo)阻抗曲線，這使仿真時(shí)滿足目標(biāo)阻抗值實(shí)現(xiàn)起來更接近現(xiàn)實(shí)狀況。

圖 5. 與頻率相關(guān)的目標(biāo)阻抗

但對于低電壓，大電流的情況，目前這類目標(biāo)阻抗評估還是顯得粗略，需要獲得在一個(gè)周期內(nèi)logic門、buffer的詳細(xì)翻轉(zhuǎn)及精確的電流才能得到符合更真實(shí)的目標(biāo)阻抗，由于“部門墻”及不同行業(yè)間的隔閡問題，這個(gè)想法在一般公司非常難以實(shí)現(xiàn)，因而很多公司會把重心轉(zhuǎn)到在封裝與及芯片內(nèi)部的電容去耦的設(shè)計(jì)與策略上。

電容組合與精細(xì)設(shè)計(jì)

電容的位置范圍、電容的數(shù)量、電容的容值組合、使用何種Fanout形式等，這些只要流程及思路正確運(yùn)用現(xiàn)有的商業(yè)EDA軟件，在設(shè)計(jì)的初期是可以實(shí)現(xiàn)，后期的Layout完成后基本就可以滿足目標(biāo)阻抗的要求，即使要調(diào)整也只是很小的局部調(diào)整。

3. 項(xiàng)目中后期

SI工程師在單板完成后會對單板進(jìn)行一次PowrAC的仿真（詳細(xì)操作過程可以參考《信號、電源完整性仿真設(shè)計(jì)與高速產(chǎn)品應(yīng)用實(shí)例》11章），看看阻抗曲線是否滿足目標(biāo)阻抗要求，很多時(shí)候仿真的結(jié)果是這樣：

（1） 阻抗曲線在某些頻點(diǎn)有較高的諧振，但沒有超過目標(biāo)阻抗

（2） 目標(biāo)阻抗?jié)M足的地方只能到幾MHz。

對于第一種情況，一般工程師不愿再作處理而默認(rèn)PASS，第二種情況，則會嘗試加更高頻的電容進(jìn)行改善，如沒掌握好方法這將會是一個(gè)較為繁瑣的手工迭代工作，因而選擇包括有各種優(yōu)化項(xiàng)（最小的成本、最小的電容種類、最小的電容類型…。）的軟件（如OptimizedPI等軟件）進(jìn)行PI仿真優(yōu)化則是一個(gè)非常明智的選擇，軟件最后結(jié)果會給出多個(gè)方案供選擇，如下圖的結(jié)果所示。

圖 6. OptimizedPI完成的仿真效果

另一種方式，是所有工程師最愿意接受的方法，就是不改變當(dāng)前的電容位置與大小，只是改變電容容值組合的優(yōu)化需求，如下圖，這種方式可以通過使用類似于What if方式即可快速得到結(jié)果。

圖 7. Whatif 針對選定電容優(yōu)化

但如目標(biāo)阻抗人為不合理地設(shè)置太嚴(yán)格，通常會得不到優(yōu)化結(jié)果，或優(yōu)化結(jié)果根本就不可能實(shí)現(xiàn)，因而一個(gè)好的設(shè)計(jì)不是通過后期的優(yōu)化得到，而是在項(xiàng)目初期基本定型，后期只需要較小的調(diào)整。

4. 電容模型與管理

項(xiàng)目仿真過程，不同軟件對電容的不同模型處理也不一樣，提供一套精確的電容電模型，對于結(jié)果精度的保證非常重要，電容模型可以由供應(yīng)商提供或自行測量。由于各寄生參數(shù)的影響，不同模型的電容仿真出的結(jié)果會不一樣，如下圖同一個(gè)電容，在使用S參數(shù)模型與RLC模型時(shí)仿真出的結(jié)果會發(fā)現(xiàn)有一定的偏差。

圖 8. 電容使用S參數(shù)與RLC參考的仿真結(jié)果對比

5 。 總結(jié)

綜上所述，在進(jìn)行PowerAC仿真時(shí)，應(yīng)在項(xiàng)目前期介入并給出一個(gè)詳細(xì)、可行的方案，這樣對于后期的PDN優(yōu)化工作量會非常小，而準(zhǔn)備一套常用、準(zhǔn)確的電容模型庫更能保證仿真的精度。
責(zé)任編輯:pj