從硬件工程師的角度來了解石英晶振

對于我們一些電路設(shè)計工程師來說，知道石英晶振在電路有著非常重要的作用，很想深入的了解晶振具體在電路中起到什么作用？跟時序又具體是什么關(guān)系？為什么同一個板子需要不同的幾個晶振等等；通過網(wǎng)絡(luò)去查找相關(guān)資料，查到的要么太理論、要么就是專門的晶振制造和晶振參數(shù)指標等資料，未能實際就應用作出比較詳細的解釋。以下是我們收集的一些關(guān)于類似這些方面的問題作出的解釋，希望能幫到剛接觸晶振的工程師們。

第一，晶振在電路的具體作用：

大家都知道CPU運行時是一步一步的，每“一步”執(zhí)行一條指令，那么 這個“一步”的判斷依據(jù)就是來自晶振。低端CPU的運行速度由晶振直接決定，高端CPU的運行速度由晶振倍頻后產(chǎn)生時鐘決定。比如， 89C51的經(jīng)典晶振是11.0592MHz，其運行頻率是11.0592MHz/12；

PC機的奔騰、酷睿等CPU也是用晶振的，倍頻N倍后可到GHz。

第二， 時序跟晶振的關(guān)系

時序的細化就是“依賴時鐘進行運作的順序”，而時鐘就是由晶振產(chǎn)生的，晶振和時序兩者沒有直接聯(lián)系。時序更多的是涉及一組信號之間的關(guān)系而已，所以晶振只是扮演一個時鐘信號的提供者。

第三， 同一塊板不同晶振的關(guān)系

不同的CPU或者不同的芯片，都有其標準定制的運行頻率，所以需要不同的晶振。比如，USB1.1需要的是48MHz時鐘進行分頻，那么一般需要12MHz晶振，倍頻4倍得到48MHz。RTC時鐘需要比較準確的1S（1秒）定時，所以需要32.768KHz的晶振。

第四， 既然時鐘頻率可以進行倍頻和分頻，為什么不可以做固定選擇呢？如USB1.1需要的是48MHz時鐘進行分頻，那么一般需要12MHz晶振，倍頻4倍得到48MHz。為什么不直接用48MHz晶振，而要選擇倍頻？

這個問題很關(guān)鍵，具體是選用基頻的還是倍頻的，其實這也是涉及多方面的因素，有成本的問題，有電路的問題，通常高頻晶振容易對外圍電路或受到外圍電路的影響，所以PCB layout時需要注意；其次，高頻晶振制造難度大，其成本也必然高，由于晶振的頻率根厚度成反比，所以頻率越高，晶片就越薄，不僅石英晶片制作成本高，使用時也會因為一些問題帶來不利因素，不過所有的都不是是絕對的，很多電路采用50M甚至更高頻率的晶振，所以至于如何選擇應該根據(jù)芯片方案及實際應用情況來確定。

第五， 為什么實時時鐘晶振都是用32.768KHZ晶振的呢？

這是因為RTC時鐘需要比較準確的1S（1秒）定時，數(shù)字電路都是用2進制表示數(shù)字，32768表示為1000000000000000（15個零），這樣只要檢測到最高位變化，就知道1秒了，不要檢查每個位，電路簡單。某些其它頻率可以，可是就是沒有32.768KHZ 實現(xiàn)的容易和準確了。

第六， 時鐘就一定是用晶振的嗎？

這可不是一定的，在還沒有石英晶振前，產(chǎn)生時是用RC、LC等振蕩電路實現(xiàn)的，只是它們的精度不高而已。如果要進行無線數(shù)據(jù)或圖像的傳輸，就必須用到更高精度的石英晶振才可以。另外當前很多單片機也已經(jīng)可以不要晶振，就是使用了內(nèi)部的RC振蕩電路。

第七，分頻和倍頻電路之間的區(qū)別

分頻電路是數(shù)字電路，在實現(xiàn)上只要一個計數(shù)器加一個比較器就可以了；倍頻電路是模擬電路，一般是PLL實現(xiàn)，實現(xiàn)M、N在一定范圍內(nèi)的M/N的倍頻或分頻，比較復雜，而且對電路電源的干擾敏感，所以分頻是用在數(shù)字電路當中，倍頻是屬于模擬電路，分頻比較簡單，倍頻電路復雜，兩者用法不一樣，難易有別。