0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

單片PLL頻率合成器TSA5059的特點性能及典型應用電路

電子設計 ? 來源:電子設計工程 ? 作者:趙世強,張蕾,趙滿 ? 2020-09-19 16:10 ? 次閱讀

1 概述

TSA5059是專門為數(shù)字衛(wèi)星接收機的調(diào)諧系統(tǒng)設計的單片PLL頻率合成器,它的工作頻率可達2.7GHz,供電電壓為5V±10%,電源電流為45mA。輸入信號幅度(RMS)在頻率為64-150MHz、150MHz-2.2GHz、2.2-2.7GHz時分別為12.6-300mV、7.1-300mv和22.4-300mV。該器件的晶振頻率為4-16MHz,工作溫度范圍為-20-+85℃,采用SO16及SSO16兩種封裝形式。其引腳排列如圖1所示。各引腳的功能說明如下:

單片PLL頻率合成器TSA5059的特點性能及典型應用電路

1腳(CP):電荷泵輸出端,該腳可編程為四種電流值輸出方式。

2腳(XTAL):參考晶振或其它振蕩器輸入。

3腳(XT/COMP):參考頻率輸出端,該腳在軟件控制下,既可輸出由晶體產(chǎn)生的振蕩信號或其它振蕩器信號,也可輸出上述信號的4分頻信號。

4腳(AS):I2c總線地址選擇輸入,高電平有效。

5腳(SDA)、6腳(SCL):分別為I2c總線的數(shù)據(jù)線和時鐘線。

7-10腳(P3-P0):集電極開路式I/O口,在I2c總線控制下可讀入外部數(shù)據(jù)或向外輸出數(shù)據(jù)。

11腳(ADC):內(nèi)部3位A/D轉(zhuǎn)換器模擬信號輸入端,該轉(zhuǎn)換器與其它部分相對獨立,通過I2c總線可讀取轉(zhuǎn)換結(jié)果。

12腳(Vcc):電源端。

13腳(RFA)、14腳(RFB):通常與壓控振蕩器(VCO)的輸出端相連。

15腳(GND):接地端。

16腳(VT):調(diào)諧電壓輸出端,一般作為壓控振蕩器的控制電壓。

2 工作原理

圖2所示是TSA5059的內(nèi)部組成框圖。圖中,來自于2腳的晶振或其它振蕩器信號經(jīng)TSA5059內(nèi)部振蕩器后產(chǎn)生相應的頻率信號,該頻率信號再經(jīng)參考分頻器分頻即可產(chǎn)生參考頻率FR。13腳、14腳的輸入信號一般為壓控振蕩器(VCO)的輸出信號,該信號在TSA5059內(nèi)部經(jīng)放大器進行呻鬲度放大后再經(jīng)預定標器(由軟件可控為分頻值為1或2的分頻器)和17位分頻器后可產(chǎn)生比較信號頻率Fc,把這兩個信號送人數(shù)字相位比較器進行相位此較以產(chǎn)生相位差信號,然后將該相位差信號再經(jīng)電荷泵電路處理來產(chǎn)生相對應的電流,該電流一路由1腳輸出,另一路經(jīng)33V放大器(33V AMP)后由16腳輸出以控制壓控振蕩器的輸出頻率F。,從而使Fc值鎖定在FR值上。這樣,由于這兩者僅有相位之差而無頻率值之差,而且F。與Fc之間有固定的分頻值,故F。是穩(wěn)定的,這就是TSA5059鎖相環(huán)的基本工作原理。

3 對TSA5059的控制:

對TSA5059的控制可通過I2c總線來實現(xiàn)。在向TSA5059寫入控制數(shù)據(jù)時,可按表1所列順序進行。其中第一個字節(jié)為地址字節(jié),且在寫入時,D7位必須為0。表1中主要字節(jié)的每位含義如下:

MAl、MA0:可編程地址位,如果一塊電路板上有多個TSA5059(最多四個)由一個控制器控制,為了分別控制每一個TSA5059,其MAI、MA0應按表2所列編碼并向4腳提供電壓。

A:回答位。

N16-NO:17位分頻器分頻比N控制位,即:

N=N16 X 216+N15 X 215+.。.+ N1 X 21+NO

PE:預定標器控制位,PE=1時,預定標器分頻比為2,反之為1。

R3-BO:參考分頻器分頻比控制位,見表3所列。

C1、CO:電荷泵電流選擇位,當ClC0為00時,其電荷泵電流IcP典型值為135μA,為01時,IcP為280μA,為10時,IcP為600μA,為11時,IcP為1230μA。

XCE:XT/COMP輸出允許位,該位為1時,輸出被激活。

XCS:XT/COMP選擇位,該位為1時,為信號輸出模式,為0時為測試模式。

T2-T0:XCE=0且XCS=1時的測試模式。

P3-P1:P3-P1口輸出狀態(tài)。

P0:P0口輸出狀態(tài),但測試模式除外。表4給出了TSA5059中XT/COMP和測試模式的具體選擇說明。實際上,也可以在第一個字節(jié)后按以下幾種順序進行寫操作:

(1)字節(jié)4、5、2和3;

(2)字節(jié)2、3、4和停止信號;

(3)字節(jié)4、5、2和停止信號;

(4)字節(jié)2、3和停止信號;

(5)字節(jié)2和停止信號;

(6)字節(jié)4和停止信號。

對TSA5059進行讀操作可按表5的順序進行。在讀操作時,地址字節(jié)的D7位必須為1。當TSA5059的地址被確認后,TSA5059將產(chǎn)生應答脈沖以使第一個數(shù)據(jù)字節(jié)(狀態(tài)字節(jié))被傳送在SDA線上,當?shù)谝粋€數(shù)據(jù)字節(jié)被讀出后,假若控制器在SDA線上產(chǎn)生了一個應答脈沖,第二個數(shù)據(jù)字節(jié)即可被讀出。而如果控制器在SDA線上產(chǎn)生了一個非應答脈沖,那么,數(shù)據(jù)傳送將結(jié)束,此時TSA5059將釋放SDA 線并使控制器產(chǎn)生停止狀態(tài)。當把P0至P2口當作輸入口時,它們必須被編程為高阻狀態(tài)。

表5中各狀態(tài)字節(jié)的每位含義如下:

當上電或Vcc低于2.75V時,POR標志位為1;在對TSA5059進行讀操作時,如果TSA5059檢測到讀時序結(jié)束,那么,POR標志位為0。當環(huán)路相位被鎖定時,F(xiàn)L=1。12、11、10位分別代表I/O口的狀態(tài)。

A2、A1、A0的編碼值代表了11腳的5個不同電壓等級,當A2AlA0為100時, 11腳電壓值為0.6Vcc-Vcc,011時為0.45Vcc-0.6Vcc,010時為0.3Vcc-0.45Vcc,001時為0.15Vcc-0.3Vcc,000時為0.-0.15Vcc。若把AFC電壓接至11腳,即可通過I2c總線讀出其數(shù)值的大小范圍,其讀出精度為±0.03 Vcc。

參考頻率FR的獲取是通過向表1中的第4個字節(jié)中的R3-R0寫入不同的編碼值來實現(xiàn)的,在4MHz晶振時,R3-R0在不同值時的FR值可參見表3。應當說明的是:TSA5059的3腳既可輸出2腳所接的晶振頻率,也可輸出經(jīng)參考分頻器分頻后的FR。

4 典型應用

TSA5059的典型應用電路如圖3所示,其中33V電壓作為33V放大器的電源。1腳與16腳之間所接的元件組成環(huán)路濾波器,具體元件數(shù)值應視VCO的中心頻率而定。16腳的輸出電壓經(jīng)RC低通濾波器濾波后可用于控制壓控振蕩器(VCO),而VCO的輸出電壓則送至14腳并經(jīng)分頻后與參考頻率相比較以產(chǎn)生相位差信號,該相位差信號再經(jīng)33V放大器放大以控制振蕩頻率。本電路采用的是負反饋,其最終VCO的輸出頻率將被鎖定在預定的數(shù)值上。

另外,利用TSA5059及SLl925(衛(wèi)星零IF QPSK調(diào)諧電路)、STV0299(內(nèi)含QPSK、BPSK解調(diào)電路及誤碼校正電路)還可組成高性能數(shù)字衛(wèi)星接收機的下變頻器。

責任編輯:gt

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 接收機
    +關注

    關注

    8

    文章

    1175

    瀏覽量

    53336
  • 衛(wèi)星
    +關注

    關注

    18

    文章

    1689

    瀏覽量

    66744
  • pll
    pll
    +關注

    關注

    6

    文章

    771

    瀏覽量

    134966
收藏 人收藏

    評論

    相關推薦

    使用pll和voc設計頻率合成器特點

    幾乎每個RF和微波系統(tǒng)都需要頻率合成器。頻率合成器產(chǎn)生本振信號以驅(qū)動混頻器、調(diào)制器、解調(diào)器及其他許多RF和微
    的頭像 發(fā)表于 12-07 07:11 ?9443次閱讀
    使用<b class='flag-5'>pll</b>和voc設計<b class='flag-5'>頻率</b><b class='flag-5'>合成器</b>的<b class='flag-5'>特點</b>

    關于相位鎖定環(huán)(PLL)頻率合成器的設計和分析

    本篇文章是關于相位鎖定環(huán)(PLL)頻率合成器的設計和分析,重點討論了相位噪聲和頻率噪聲的測量、建模和仿真方法。文章以設計一個假想的PLL
    的頭像 發(fā)表于 10-26 15:30 ?1502次閱讀
    關于相位鎖定環(huán)(<b class='flag-5'>PLL</b>)<b class='flag-5'>頻率</b><b class='flag-5'>合成器</b>的設計和分析

    詳解頻率合成器性能架構(gòu)的實現(xiàn)

    要滿足苛刻的頻率合成器要求,通常需要做到一定程度的設計靈活性?;镜逆i相環(huán)(PLL)頻率合成器能以低成本、高空間效率、低功耗封裝提供合理的頻
    發(fā)表于 07-08 06:10

    如何利用FPGA設計PLL頻率合成器?

    電子技術應用頻率合成技術是現(xiàn)代通信的重要組成部分,它是將一個高穩(wěn)定度和高準確度的基準頻率經(jīng)過四則運算,產(chǎn)生同樣穩(wěn)定度和準確度的任意頻率頻率
    發(fā)表于 07-30 07:55

    什么是PLL頻率合成器?

    問:什么是PLL頻率合成器?
    發(fā)表于 09-17 19:00

    關于TSA5059的基本知識點匯總

    TSA5059是什么?TSA5059工作原理是什么?有什么方法可以控制TSA5059TSA5059有什么典型應用?
    發(fā)表于 04-26 06:32

    TSA5059的工作原理是什么?TSA5059有什么典型應用?

    TSA5059的工作原理是什么?如何對TSA5059進行控制?TSA5059有什么典型應用?
    發(fā)表于 05-28 06:26

    DDS PLL短波頻率合成器設計

    本文討論了DDS+PLL 結(jié)構(gòu)頻率合成器硬件電路設計中需要考慮的幾方面問題并給出了設計原則,依此原則我們設計了一套短波波段頻率
    發(fā)表于 09-07 16:07 ?34次下載

    PLL合成器電路

    PLL合成器電路
    發(fā)表于 07-14 17:08 ?493次閱讀
    <b class='flag-5'>PLL</b><b class='flag-5'>合成器</b><b class='flag-5'>電路</b>圖

    采用PLL頻率合成器電路

    采用PLL頻率合成器電路
    發(fā)表于 07-20 11:38 ?1221次閱讀
    采用<b class='flag-5'>PLL</b>的<b class='flag-5'>頻率</b><b class='flag-5'>合成器</b><b class='flag-5'>電路</b>圖

    DDS-PLL組合跳頻頻率合成器

    學習單片機電路圖的很好的資料——DDS-PLL組合跳頻頻率合成器
    發(fā)表于 11-03 15:15 ?0次下載

    基于FPGA與PLL頻率合成技術設計的整數(shù)/半整數(shù)頻率合成器

    頻率合成器主要有直接式、鎖相式、直接數(shù)字式和混合式4種。目前,鎖相式和數(shù)字式容易實現(xiàn)系列化、小型化、模塊化和工程化,性能也越來越好,已逐步成為最為典型和廣泛的應用
    的頭像 發(fā)表于 01-07 09:52 ?3398次閱讀
    基于FPGA與<b class='flag-5'>PLL</b><b class='flag-5'>頻率</b><b class='flag-5'>合成</b>技術設計的整數(shù)/半整數(shù)<b class='flag-5'>頻率</b><b class='flag-5'>合成器</b>

    UG-161:PLL頻率合成器評估板

    UG-161:PLL頻率合成器評估板
    發(fā)表于 03-20 09:54 ?6次下載
    UG-161:<b class='flag-5'>PLL</b><b class='flag-5'>頻率</b><b class='flag-5'>合成器</b>評估板

    集成單片PLL頻率合成器芯片的原理、結(jié)構(gòu)特點及應用分析

    隨著高速集成工藝技術的發(fā)展,鎖相頻率合成器的集成化程度已大大提高。目前已出現(xiàn)了一系列將高速前置合頻器集成在片內(nèi)的單片集成頻率合成器芯片。例如
    的頭像 發(fā)表于 06-18 10:52 ?5844次閱讀
    集成<b class='flag-5'>單片</b><b class='flag-5'>PLL</b><b class='flag-5'>頻率</b><b class='flag-5'>合成器</b>芯片的原理、結(jié)構(gòu)<b class='flag-5'>特點</b>及應用分析

    pll頻率合成器工作原理與pll頻率合成器的原理圖解釋

    pll頻率合成器工作原理與pll頻率合成器的原理圖解釋 我們要搞清楚
    的頭像 發(fā)表于 02-24 18:19 ?9391次閱讀
    <b class='flag-5'>pll</b><b class='flag-5'>頻率</b><b class='flag-5'>合成器</b>工作原理與<b class='flag-5'>pll</b><b class='flag-5'>頻率</b><b class='flag-5'>合成器</b>的原理圖解釋