0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何避免高速PCB打樣產(chǎn)生噪聲

PCB打樣 ? 2020-09-22 21:19 ? 次閱讀

在當(dāng)今的數(shù)字化世界中,速度是總體上提高產(chǎn)品性能的主要和基礎(chǔ)因素。因此,除了增強(qiáng)的信號(hào)速度以外,大量的電子設(shè)計(jì)還充斥著許多高速接口,而信號(hào)速度的提高則使印刷電路板的布局和走線成為整個(gè)系統(tǒng)性能的基本基礎(chǔ)要素。電子創(chuàng)新技術(shù)的不斷豐富,導(dǎo)致對(duì)最適合復(fù)雜的關(guān)鍵PCB要求的高速PCB制造和組裝技術(shù)的需求增加,其中包括降低PCB板載噪聲的需求。印刷電路板上的噪聲是影響整個(gè)系統(tǒng)性能的主要因素。該博客重點(diǎn)介紹了降低高速PCB上板載噪聲的方法和手段。

確保提供可靠性升級(jí)的PCB設(shè)計(jì)應(yīng)在PCB中設(shè)置低水平和標(biāo)稱(chēng)的板上噪聲。PCB設(shè)計(jì)是獲得堅(jiān)固,無(wú)噪聲,高性能PCB組裝服務(wù)的主要關(guān)鍵階段,PCB設(shè)計(jì)已成為主流。為此,重要的因素包括有效的電路設(shè)計(jì),互連走線的問(wèn)題,寄生元件,有效PCB設(shè)計(jì)的去耦和接地技術(shù)。首先是走線的靈敏結(jié)構(gòu)和機(jī)制-接地環(huán)路和接地噪聲,雜散電容,高電路阻抗,傳輸線和嵌入走線。對(duì)于電路中信號(hào)速度最快的高頻要求,

消除高速PCB中板載噪聲的設(shè)計(jì)技巧

PCB中的噪聲可能會(huì)因電壓脈沖和電流形狀的波動(dòng)而對(duì)PCB性能產(chǎn)生不利影響。仔細(xì)閱讀一些預(yù)防步驟,以避免可能有助于增強(qiáng)功能并防止高速PCB產(chǎn)生噪聲的錯(cuò)誤。

l減少串?dāng)_

串?dāng)_是電線,走線,電纜組件和與電磁場(chǎng)分布相關(guān)的元素之間的多余的感應(yīng)和電磁耦合。串?dāng)_在很大程度上取決于路由走線的技術(shù)。當(dāng)走線并排走線時(shí),發(fā)生串?dāng)_的可能性會(huì)降低。如果走線彼此平行走線,如果走線段未保持較短,則很有可能引發(fā)串?dāng)_。避免串?dāng)_的其他方法是降低電介質(zhì)高度和增加走線之間的間距。

l強(qiáng)大的信號(hào)電源完整性

PCB設(shè)計(jì)專(zhuān)家應(yīng)謹(jǐn)慎考慮信號(hào)和電源完整性機(jī)制以及高速PCB設(shè)計(jì)的模擬功能。高速SI的主要設(shè)計(jì)關(guān)注點(diǎn)之一是根據(jù)精確信號(hào)速度,驅(qū)動(dòng)器IC和其他設(shè)計(jì)復(fù)雜性的要求正確選擇PCB設(shè)計(jì)的傳輸線,這些復(fù)雜性有助于避免PCB板載噪聲。信號(hào)速度快。電源完整性(PI)也是實(shí)現(xiàn)高速PCB設(shè)計(jì)所需協(xié)議的重要組成部分,可降低噪聲并在芯片焊盤(pán)上保持恒定水平的穩(wěn)定電壓。

l防止冷焊點(diǎn)

不正確的焊接過(guò)程會(huì)導(dǎo)致冷焊點(diǎn)。冷焊點(diǎn)會(huì)引起諸如開(kāi)孔不規(guī)則,靜電噪聲等問(wèn)題。好!為防止此類(lèi)問(wèn)題,請(qǐng)確保在正確的溫度下正確加熱烙鐵。應(yīng)將烙鐵頭的尖端放在焊點(diǎn)上以對(duì)其進(jìn)行適當(dāng)加熱,然后再在焊點(diǎn)上涂抹焊料。您將看到在適當(dāng)溫度下融化;焊料完全覆蓋了接縫。其他簡(jiǎn)化焊接方法的方法是使用助焊劑。

l減少PCB輻射以實(shí)現(xiàn)低噪聲PCB設(shè)計(jì)

相鄰線對(duì)的疊層布局是避免PCB中板載噪聲的最理想的電路布局選擇。獲得低噪聲PCB設(shè)計(jì)并降低PCB發(fā)射的其他先決條件包括:發(fā)生分裂的幾率低,添加串聯(lián)終端電阻,使用去耦電容器,將模擬和數(shù)字接地層分開(kāi)以及I / O區(qū)域的隔離和關(guān)閉電路板或電路板上的信號(hào)非常適合低噪聲高速PCB的需求。

完全實(shí)現(xiàn)上述所有技術(shù)并牢記任何PCB項(xiàng)目的特定設(shè)計(jì)定制要求,虛擬設(shè)計(jì)無(wú)噪聲PCB都是不確定的。為了有足夠的設(shè)計(jì)選擇來(lái)獲得EMS規(guī)范中的無(wú)噪聲PCB,這就是為什么我們提出了多種方法來(lái)避免高速PCB上的板上噪聲。

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • PCB設(shè)計(jì)
    +關(guān)注

    關(guān)注

    394

    文章

    4662

    瀏覽量

    84982
  • PCB打樣
    +關(guān)注

    關(guān)注

    17

    文章

    2968

    瀏覽量

    21611
  • 電路板打樣
    +關(guān)注

    關(guān)注

    3

    文章

    375

    瀏覽量

    4660
  • 華秋DFM
    +關(guān)注

    關(guān)注

    20

    文章

    3492

    瀏覽量

    4305
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    捷配PCB免費(fèi)打樣,五不限服務(wù)讓你的創(chuàng)意無(wú)限擴(kuò)展!

    2024年9月,捷配宣布其PCB打樣服務(wù)進(jìn)行全新升級(jí),推出“免費(fèi)打樣五不限”。這一舉措標(biāo)志著捷配在推動(dòng)電子產(chǎn)品研發(fā)便捷性方面邁出了重要一步,旨在消除工程師們?cè)?b class='flag-5'>PCB
    的頭像 發(fā)表于 09-19 09:26 ?272次閱讀

    PCB打樣不簡(jiǎn)單:這些特殊工藝你知道嗎?

    在電子產(chǎn)品的設(shè)計(jì)與制造過(guò)程中,印制電路板(PCB)扮演著至關(guān)重要的角色。PCB打樣,即小批量試產(chǎn)PCB的過(guò)程,是電子工程師在設(shè)計(jì)好電路并完成繪制PC
    的頭像 發(fā)表于 09-18 13:39 ?507次閱讀
    <b class='flag-5'>PCB</b><b class='flag-5'>打樣</b>不簡(jiǎn)單:這些特殊工藝你知道嗎?

    同步開(kāi)關(guān)噪聲產(chǎn)生的原因和影響

    同時(shí)切換狀態(tài)時(shí)產(chǎn)生的電源噪聲。這個(gè)現(xiàn)象主要發(fā)生在集成電路的電源與地平面之間,通常在高速數(shù)字電路和系統(tǒng)中尤為明顯。
    的頭像 發(fā)表于 09-12 15:39 ?323次閱讀
    同步開(kāi)關(guān)<b class='flag-5'>噪聲</b><b class='flag-5'>產(chǎn)生</b>的原因和影響

    一份全面的PCB打樣廠家收費(fèi)指南

    一站式PCBA智造廠家今天為大家講講PCB打樣報(bào)價(jià)都有哪些費(fèi)用?PCB打樣的報(bào)價(jià)包括的費(fèi)用。PCB打樣
    的頭像 發(fā)表于 08-01 09:35 ?215次閱讀

    PCBA加工打樣要經(jīng)過(guò)哪些流程?

    制造流程。然而,PCBA打樣的每個(gè)工序都需要一定的時(shí)間,因此加急可能并不總是可行的。加工PCBA打樣涉及到復(fù)雜的步驟,每一道工序都對(duì)產(chǎn)品的質(zhì)量和穩(wěn)定性產(chǎn)生影響,因此無(wú)法急于求成。 以下是一般的PCBA
    的頭像 發(fā)表于 07-11 09:29 ?225次閱讀

    PCB打樣問(wèn)題解答:常見(jiàn)故障排查與解決策略

    PCB電路板打樣常見(jiàn)問(wèn)題解決 1. 電路原理圖與抄板結(jié)果不符: - 問(wèn)題: 原理圖與抄板結(jié)果之間存在不一致或不匹配的情況。 - 解決方法: - - 首先,仔細(xì)檢查原理圖,確保它的準(zhǔn)確性,沒(méi)有錯(cuò)誤或遺漏。 - - 確保抄板過(guò)程中每個(gè)元件的正確對(duì)應(yīng),
    的頭像 發(fā)表于 07-01 09:41 ?333次閱讀

    SMT貼片打樣的注意事項(xiàng)有哪些?

    SMT貼片打樣,作為PCB板設(shè)計(jì)后的關(guān)鍵環(huán)節(jié),涉及一系列精細(xì)的工藝流程。在此過(guò)程中,設(shè)計(jì)準(zhǔn)備至關(guān)重要,涵蓋材料篩選、PCB的精確設(shè)計(jì)與尺寸把控、層數(shù)規(guī)劃、材料選擇以及表面處理等多個(gè)方面。這些準(zhǔn)備工作
    的頭像 發(fā)表于 04-28 15:44 ?616次閱讀
    SMT貼片<b class='flag-5'>打樣</b>的注意事項(xiàng)有哪些?

    PCB設(shè)計(jì)中,如何避免串?dāng)_?

    PCB設(shè)計(jì)中,如何避免串?dāng)_? 在PCB設(shè)計(jì)中,避免串?dāng)_是至關(guān)重要的,因?yàn)榇當(dāng)_可能導(dǎo)致信號(hào)失真、噪聲干擾及功能故障等問(wèn)題。 一、了解串?dāng)_及其
    的頭像 發(fā)表于 02-02 15:40 ?1528次閱讀

    什么是相位噪聲 產(chǎn)生相位噪聲的原因 相位噪聲的表示方法及影響

    ,它可以影響到通信系統(tǒng)的性能,尤其是對(duì)于高速通信系統(tǒng)來(lái)說(shuō)。 相位噪聲產(chǎn)生原因主要有兩個(gè)方面:主振蕩器(或參考頻率源)的噪聲和環(huán)路濾波器引入的噪聲
    的頭像 發(fā)表于 01-31 09:28 ?2992次閱讀

    如何降低PCB打樣時(shí)間提高打樣效率?

    一站式PCBA智造廠家今天為大家講講如何有效地減少PCBA的打樣時(shí)間?縮短PCBA打樣時(shí)間的方法。在電子行業(yè)中, PCBA打樣PCB板上進(jìn)行組裝的關(guān)鍵步驟,也是設(shè)計(jì)人員必須克服的一
    的頭像 發(fā)表于 01-08 09:21 ?370次閱讀

    pcb打樣對(duì)工藝有哪些要求

    pcb打樣對(duì)工藝有哪些要求
    的頭像 發(fā)表于 12-27 10:14 ?546次閱讀

    電路板pcb打樣降低成本的方法

    電路板pcb打樣降低成本的方法
    的頭像 發(fā)表于 12-13 17:25 ?680次閱讀

    pcb八層電路板怎么打樣

    pcb八層電路板打樣制作流程。
    的頭像 發(fā)表于 11-23 14:19 ?1126次閱讀
    <b class='flag-5'>pcb</b>八層電路板怎么<b class='flag-5'>打樣</b>

    pcb電路板打樣工廠哪家好

    pcb電路板打樣工廠哪家好
    的頭像 發(fā)表于 11-15 11:11 ?5963次閱讀

    一文了解pcb電路板加急打樣流程

    一文了解pcb電路板加急打樣流程
    的頭像 發(fā)表于 11-08 14:21 ?6188次閱讀