0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

是否采用 Versal?為什么升級(jí)到 Versal?

454398 ? 來源:Xilinx賽靈思官微 ? 作者:Manuel Uhm ? 2020-10-11 11:19 ? 次閱讀

作者:Manuel Uhm ,賽靈思芯片市場(chǎng)營銷總監(jiān)

在我與客戶交流時(shí),常被問到這個(gè)問題。也許措辭并非完全如此,但大致是下面這樣:“為什么我要升級(jí)到 Versal?ACAP?現(xiàn)在是時(shí)候這樣做了嗎?”

這是一個(gè)很好的問題,而且答案也很簡單,那就是——“具體情況具體分析”。

好吧,也許這樣的答案根本不簡單!公正地說,有諸多因素需要考慮,包括設(shè)計(jì)要求/資源、設(shè)計(jì)能在多大程度上利用 Versal ACAP 中數(shù)量龐大的硬 IP、庫和軟 IP 可用性、芯片可用性、生產(chǎn)時(shí)限等。

因此,具體答案確實(shí)會(huì)隨著相關(guān)因素的變化而發(fā)生改變。我們將在今后的博文中探討這些主題,但今天,我想把重點(diǎn)放在“為什么升級(jí)到 Versal”這個(gè)問題上并提供具體的客戶示例。

認(rèn)識(shí)到所有硬 IP 的價(jià)值

在探討為什么要升級(jí)到 Versal ACAP 時(shí),必須首先認(rèn)識(shí)到所有硬 IP 的價(jià)值,包括存儲(chǔ)控制器、PCIe?、多速率以太網(wǎng)和片上可編程網(wǎng)絡(luò)( NoC )等常用基礎(chǔ)設(shè)施的價(jià)值,它可以減少對(duì)靈活應(yīng)變的引擎或可編程邏輯的路由需求。

一些 Versal 系列還包含 AI 引擎(一種非常適合高級(jí)信號(hào)處理和 ML 算法的新型矢量處理器)、高帶寬存儲(chǔ)器、直接 RF 和高速密鑰。賽靈思將這些 IP 全部硬化的主要原因之一在于,賽靈思在多年前就意識(shí)到摩爾定律即將走向終點(diǎn),僅靠縮小晶體管難以為客戶在每個(gè)新的工藝節(jié)點(diǎn)上提供他們所期待的性能提升和功耗下降。

下圖所示的是 Versal AI Core 系列器件中硬 IP 的價(jià)值。可以看出,與我們大獲成功的 16nm UltraScale+? 產(chǎn)品相比,它擁有 LUT 占用大幅降低、功耗顯著下降等多項(xiàng)優(yōu)勢(shì)。在 Versal AI Core VC1902 器件中,有望省下多達(dá) 360 萬個(gè) LUT。

當(dāng)然,大多數(shù)設(shè)計(jì)并不能用到所有硬 IP ,但如果將一個(gè)類似設(shè)計(jì)移植到 Versal ACAP,就會(huì)看到 LUT 占用和功耗的實(shí)質(zhì)性降低,而且還可以提供布局布線速度加快、日設(shè)計(jì)迭代次數(shù)增加等附加優(yōu)勢(shì)。

Versal AI Core 系列中集成外殼程序和硬 IP 的價(jià)值

借助 AI 引擎實(shí)現(xiàn)高級(jí)信號(hào)處理

今天我還想重點(diǎn)講解一下 AI 引擎。AI 引擎由數(shù)十個(gè)到數(shù)百個(gè)(在最大型的 AI Core 系列器件 VC1902 中多達(dá) 400 個(gè))專為線性代數(shù)和矩陣數(shù)學(xué)等數(shù)學(xué)功能優(yōu)化的小型 VLIW SIMD 矢量處理器陣列構(gòu)成。當(dāng)人們聽到“AI 引擎”一詞時(shí),往往會(huì)自然而然地想到人工智能。

然而,這些功能只是眾多高級(jí)信號(hào)處理算法(如波束成型和大規(guī)模 MIMO )和機(jī)器學(xué)習(xí)推斷算法(如用于圖像分類的卷積神經(jīng)網(wǎng)絡(luò)( CNN ))的基本構(gòu)建塊。有鑒于這一原因,無論是信號(hào)處理還是推斷,AI 引擎都能分別提供復(fù)數(shù)數(shù)據(jù)和實(shí)數(shù)數(shù)據(jù)支持。

AI 引擎的關(guān)鍵目標(biāo)應(yīng)用之一是 5G 無線系統(tǒng)信號(hào)處理。針對(duì)一個(gè)支持 200MHz 瞬時(shí)帶寬 2 的 64 天線系統(tǒng)的波束成型技術(shù),AI 引擎可為其提供 5 倍的計(jì)算密度并降低 50% 的功耗。這也引起了領(lǐng)先的 5G 測(cè)試測(cè)量設(shè)備提供商 Keysight 的關(guān)注。

此外,他們也十分注重開發(fā)生產(chǎn)力。誠然,他們擁有負(fù)責(zé)靈活應(yīng)變的引擎硬件編程的專家,但是相比硬件布局布線需要耗費(fèi)數(shù)個(gè)小時(shí), AI 引擎的編譯用時(shí)僅需要幾分鐘,這樣一來,他們的 5G 無線算法的設(shè)計(jì)與開發(fā)生產(chǎn)力就會(huì)顯著提高,每星期便能多完成幾次設(shè)計(jì)迭代。

然而,從他們的實(shí)現(xiàn)方案原理圖可以看出(參見下圖),Versal ACAP 的系統(tǒng)級(jí)價(jià)值可謂是決定性的,因?yàn)樗麄兡軐?AI 引擎的功耗及生產(chǎn)力與靈活應(yīng)變的引擎的靈活性相結(jié)合,創(chuàng)建出令人嘆服的 EVM 演示。

EVM 測(cè)量 Tx/Rx 性能及其 IQ 級(jí)聯(lián)分析

EVM 測(cè)量 Tx/Rx 性能及其 IQ 級(jí)聯(lián)分析

這僅僅是客戶采用 Versal ACAP 架構(gòu)(特別是 AI 引擎)從而獲得重大效益的示例之一。還有眾多其他客戶在 VC1902 上為 AI 引擎編程,用于 5G、數(shù)據(jù)中心推斷、邊緣推斷原型設(shè)計(jì)、雷達(dá)、線纜接入等眾多應(yīng)用。

如果您有興趣進(jìn)一步了解 Versal AI Core 系列(點(diǎn)擊此處了解)中的 AI 引擎,請(qǐng)閱讀本白皮書(點(diǎn)擊此處閱讀)并觀看 Keysight 視頻點(diǎn)擊此處查看),直接聆聽他們講述更多有關(guān) AI 引擎的價(jià)值。

編輯:hfy


聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 信號(hào)處理
    +關(guān)注

    關(guān)注

    48

    文章

    988

    瀏覽量

    103117
  • 存儲(chǔ)控制器
    +關(guān)注

    關(guān)注

    0

    文章

    23

    瀏覽量

    9134
  • Versal
    +關(guān)注

    關(guān)注

    1

    文章

    151

    瀏覽量

    7618
  • AI引擎
    +關(guān)注

    關(guān)注

    0

    文章

    17

    瀏覽量

    1252
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    AMD第二代Versal自適應(yīng)SoC的主要特色

    AMD 第二代 AMD Versal AI Edge 和 Versal Prime 系列助力 AI 驅(qū)動(dòng)型和經(jīng)典的嵌入式系統(tǒng)實(shí)現(xiàn)單芯片智能性??稍谛阅?、功耗、占板面積、功能安全和信息安全性之間達(dá)到出色的平衡。
    的頭像 發(fā)表于 09-18 10:14 ?338次閱讀

    ALINX VERSAL SOM產(chǎn)品介紹

    近日,2024 AMD Adaptive Computing Summit(AMD ACS)在深圳舉行,芯驛電子應(yīng)邀出席作主題分享:《ALINX 基于 Versal 系列硬件解決方案》,闡述了 ALINX 模塊化產(chǎn)品設(shè)計(jì)理念,展示基于 Versal 系列芯片開發(fā)的新品及后
    的頭像 發(fā)表于 08-05 10:33 ?527次閱讀

    AMD Versal? Adaptive SoC CPM PCIE PIO EP設(shè)計(jì)CED示例

    本文可讓開發(fā)者們看懂 AMD Vivado Design Tool 2023.2 中的“AMD Versal Adaptive SoC CPM PCIE PIO EP 設(shè)計(jì)”CED 示例。?
    的頭像 發(fā)表于 05-10 09:39 ?460次閱讀
    AMD <b class='flag-5'>Versal</b>? Adaptive SoC CPM PCIE PIO EP設(shè)計(jì)CED示例

    AMD發(fā)布第二代Versal自適應(yīng)SoC,AI嵌入式領(lǐng)域再提速

    AMD表示,第二代Versal系列自適應(yīng)SoC搭載全新的AI引擎,相較上一代Versal AI Edge系列,每瓦TOPS功率可實(shí)現(xiàn)最多3倍的性能提升,同時(shí),新款集成Arm CPU的高性能設(shè)計(jì)可以提供高達(dá)10倍于前代Versal
    的頭像 發(fā)表于 04-11 16:07 ?684次閱讀

    AMD Versal SoC刷新邊緣AI性能,單芯片方案驅(qū)動(dòng)嵌入式系統(tǒng)

    電子發(fā)燒友網(wǎng)報(bào)道(文/黃晶晶)邊緣AI應(yīng)用需要更多的高性能計(jì)算和算力的支持,AMD的Versal和Zynq系列產(chǎn)品一直支持醫(yī)療、交通、智能零售、智能工廠、智能城市等領(lǐng)域的邊緣AI落地。最近,AMD
    的頭像 發(fā)表于 04-11 09:06 ?3621次閱讀
    AMD <b class='flag-5'>Versal</b> SoC刷新邊緣AI性能,單芯片方案驅(qū)動(dòng)嵌入式系統(tǒng)

    AMD推出第二代Versal器件,為AI驅(qū)動(dòng)型嵌入式系統(tǒng)提供端端加速

    Versal AI Edge 系列和第二代 Versal Prime 系列自適應(yīng) SoC,其將預(yù)處理、AI 推理與后處理集成于單器件中,能夠?yàn)?AI 驅(qū)動(dòng)型嵌入式系統(tǒng)提供端端加速。
    的頭像 發(fā)表于 04-10 10:25 ?1042次閱讀

    AMD Versal SoC全新升級(jí)邊緣AI性能,單芯片方案驅(qū)動(dòng)嵌入式系統(tǒng)

    電子發(fā)燒友網(wǎng)報(bào)道(文/黃晶晶)邊緣AI應(yīng)用需要更多的高性能計(jì)算和算力的支持,AMD的Versal和Zynq系列產(chǎn)品一直支持醫(yī)療、交通、智能零售、智能工廠、智能城市等領(lǐng)域的邊緣AI落地。最近,AMD
    的頭像 發(fā)表于 04-09 21:32 ?944次閱讀
    AMD <b class='flag-5'>Versal</b> SoC全新<b class='flag-5'>升級(jí)</b>邊緣AI性能,單芯片方案驅(qū)動(dòng)嵌入式系統(tǒng)

    AMD Versal AI Edge自適應(yīng)計(jì)算加速平臺(tái)之PL通過NoC讀寫DDR4實(shí)驗(yàn)(4)

    Versal的DDR4是通過NoC訪問,因此需要添加NoC IP進(jìn)行配置。
    的頭像 發(fā)表于 03-22 17:18 ?1951次閱讀
    AMD <b class='flag-5'>Versal</b> AI Edge自適應(yīng)計(jì)算加速平臺(tái)之PL通過NoC讀寫DDR4實(shí)驗(yàn)(4)

    AMD Versal AI Edge自適應(yīng)計(jì)算加速平臺(tái)之PL LED實(shí)驗(yàn)(3)

    對(duì)于Versal來說PL(FPGA)開發(fā)是至關(guān)重要的,這也是Versal比其他ARM的有優(yōu)勢(shì)的地方,可以定制化很多ARM端的外設(shè)
    的頭像 發(fā)表于 03-22 17:12 ?2145次閱讀

    AMD Versal AI Edge自適應(yīng)計(jì)算加速平臺(tái)PL LED實(shí)驗(yàn)(3)

    對(duì)于Versal來說PL(FPGA)開發(fā)是至關(guān)重要的,這也是Versal比其他ARM的有優(yōu)勢(shì)的地方,可以定制化很多ARM端的外設(shè)
    的頭像 發(fā)表于 03-13 15:38 ?871次閱讀
    AMD <b class='flag-5'>Versal</b> AI Edge自適應(yīng)計(jì)算加速平臺(tái)PL LED實(shí)驗(yàn)(3)

    【ALINX 技術(shù)分享】AMD Versal AI Edge 自適應(yīng)計(jì)算加速平臺(tái)之 Versal 介紹(2)

    【ALINX 技術(shù)分享】AMD Versal AI Edge 自適應(yīng)計(jì)算加速平臺(tái)之 Versal 介紹,以及Versal 芯片開發(fā)流程的簡介。
    的頭像 發(fā)表于 03-07 16:03 ?916次閱讀
    【ALINX 技術(shù)分享】AMD <b class='flag-5'>Versal</b> AI Edge 自適應(yīng)計(jì)算加速平臺(tái)之 <b class='flag-5'>Versal</b> 介紹(2)

    AMD Versal AI Edge自適應(yīng)計(jì)算加速平臺(tái)之Versal介紹(2)

    Versal 包含了 Cortex-A72 處理器和 Cortex-R5 處理器,PL 端可編程邏輯部分,PMC 平臺(tái)管理控制器,AI Engine 等模塊,與以往的 ZYNQ 7000 和 MPSoC 不同,Versal 內(nèi)部是通過 NoC 片上網(wǎng)絡(luò)進(jìn)行互聯(lián)。
    的頭像 發(fā)表于 03-06 18:12 ?1331次閱讀
    AMD <b class='flag-5'>Versal</b> AI Edge自適應(yīng)計(jì)算加速平臺(tái)之<b class='flag-5'>Versal</b>介紹(2)

    Versal自適應(yīng)SoC系統(tǒng)集成和 確認(rèn)方法指南

    電子發(fā)燒友網(wǎng)站提供《Versal自適應(yīng)SoC系統(tǒng)集成和 確認(rèn)方法指南.pdf》資料免費(fèi)下載
    發(fā)表于 01-03 10:48 ?0次下載
    <b class='flag-5'>Versal</b>自適應(yīng)SoC系統(tǒng)集成和 確認(rèn)方法指南

    Versal 自適應(yīng)SoC設(shè)計(jì)指南

    電子發(fā)燒友網(wǎng)站提供《Versal 自適應(yīng)SoC設(shè)計(jì)指南.pdf》資料免費(fèi)下載
    發(fā)表于 12-14 16:22 ?1次下載
    <b class='flag-5'>Versal</b> 自適應(yīng)SoC設(shè)計(jì)指南

    AMD Versal系列CIPS IP核建立示例工程

    接著上一篇“AMD Versal系列CIPS IP核介紹”文章來進(jìn)一步講解如何來建立CIPS IP核示例工程。
    的頭像 發(fā)表于 12-05 13:34 ?591次閱讀
    AMD <b class='flag-5'>Versal</b>系列CIPS IP核建立示例工程