0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何使用 InTime 軟件優(yōu)化 FPGA 設(shè)計(jì)

454398 ? 來(lái)源:github ? 作者:github ? 2020-12-21 17:57 ? 次閱讀

教程介紹
本教程旨在指導(dǎo)用戶通過(guò) Plunify Cloud 的云服務(wù)器,來(lái)使用 InTime 軟件優(yōu)化 FPGA 設(shè)計(jì)。如果您首次使用 InTime,請(qǐng)免費(fèi)申請(qǐng)?jiān)撥浖谋镜卦囉?/a>。

本教程涵蓋 "Hot Start" 配方、"InTime Default" 配方,以及 "Extra Opt Exploration" 配方。配方的流程以及它們的設(shè)置如下所示。

配方 1 : Hotstart

  • 每輪運(yùn)行數(shù): 2
  • 輪數(shù) : 1
  • 并行運(yùn)行數(shù): 2

配方 2 : InTime Default

  • 每輪運(yùn)行數(shù): 2
  • 輪數(shù) : 1
  • 并行運(yùn)行數(shù): 2

配方 3 : Extra Opt Exploration

  • 每輪運(yùn)行數(shù): 2
  • 輪數(shù) : 1
  • 并行運(yùn)行數(shù): 2

工具要求

  1. InTime 軟件版本2.6.8或更新版本 (試用申請(qǐng))
  2. Vivado 軟件版本2017.2或更新版本
  3. Plunify Cloud 賬戶 (注冊(cè)新賬戶以及邀請(qǐng)朋友都將獲得免費(fèi)云幣)

步驟
1. 下載或克隆示例項(xiàng)目。
https://github.com/plunify/InTime-PlunifyCloud-Tutorial.git

2. 解壓文件。 project/eight_bit_uc.xpr.zip

3. 啟動(dòng) InTime,打開(kāi)示例項(xiàng)目 eight_bit_uc。

o4YBAF9uGtSAFMTUAAGVVPH0f3c333.png

4. 選擇目標(biāo)工具。在本教程中,我們使用 Vivado 2017.2版本。

pIYBAF9uGtaACWKiAABnK8RlLek264.png

5. 把 'Run Target' 設(shè)置成 'Plunify Cloud'。

o4YBAF9uGteAfYD4AAAV2v5pD2s369.png

6. 把配方 ('Recipe')設(shè)置成 'Hot Start' ('Hot Start' 是默認(rèn)配方)。

pIYBAF9uGtiAe4aNAAATJXWMs1s071.png

7. 將每輪運(yùn)行數(shù)('runs per round')、輪數(shù)('rounds')、并行運(yùn)行數(shù)('concurrent runs')設(shè)置成教程介紹中的數(shù)值。

pIYBAF9uGtqAXp8kAADWw4jhe8I029.png

8. 點(diǎn)擊 'Start Recipe', 將任務(wù)提交到 Plunify Cloud 的云服務(wù)器。

o4YBAF9uGtuAUkGgAAASuZvlX0Y257.png

9. 輸入 Plunify Cloud 賬戶信息。您只需輸入這一次。

pIYBAF9uGtyARsSHAABCKwne-Lw449.png

10. 選擇云端編譯的服務(wù)器類別。本教程中使用 Class CA1。

o4YBAF9uGt2AfB5mAABHHn9io0c301.png

11. 選擇服務(wù)器類別之后,InTime 會(huì)為本項(xiàng)目生成任務(wù) ID (job ID),并將項(xiàng)目上傳到 Plunify Cloud 以進(jìn)行編譯。 上傳成功或失敗,都會(huì)有通知顯示。請(qǐng)記住您的任務(wù) ID(本示例中為81181)。您可以使用這個(gè) ID 在 Plunify Cloud 控制臺(tái)查看任務(wù)進(jìn)程。

o4YBAF9uGt-AMvNLAAB1XBa2dkI794.png

12. (選做) 在 Plunify Cloud 控制臺(tái),您可以在 'History'>'Usage History' 查看歷史任務(wù)狀態(tài)。

pIYBAF9uGuCAeyE5AAAuXNEia8k974.png

13. 完成之后,您的注冊(cè)郵箱會(huì)收到一封通知郵件。

o4YBAF9uGuKAcLGaAADdq14AR0M318.png


14. 回到 InTime 軟件,右擊'impl 1'的父版本,然后選擇Job Action>Download Remote Results>Download Remote Results Without Project File 來(lái)下載結(jié)果。

pIYBAF9uGuWALEs4AAJgCmvwRPE217.png


15. 將配方('Recipe')設(shè)置成 'InTime Default'。

16. 右擊擁有最好 TNS 的版本,然后點(diǎn)擊 'Set As Parent Revision' 將它設(shè)置成父版本。本示例中,"hotstart_1" 和 "hotstart_2" 擁有同樣好的結(jié)果,所以在二者之間任選其一即可。

pIYBAF9uGueAMGFPAAFrb1etoBs009.png


17. 重復(fù)步驟7到14,運(yùn)行 'InTime Default' 配方。

18. 將配方('Recipe')設(shè)置成 'Extra Opt Exploration'。

19. 右擊擁有最好 TNS 的版本,然后點(diǎn)擊 'Set As Parent Revision' 將它設(shè)置成父版本。本示例中,"calibrate_1" 擁有最好的 TNS。 注意 "calibrate_1" 版本已經(jīng)達(dá)到時(shí)序要求,但是我們?nèi)匀皇褂盟鼇?lái)完成這個(gè)教程。您可以在時(shí)序目標(biāo)實(shí)現(xiàn)的時(shí)候停止運(yùn)行,您只需將 'Stop When Goal Met' 設(shè)置成 'False' 即可。

20. 重復(fù)步驟7到14,運(yùn)行 'Extra Opt Exploration' 配方。

21. 完成之后,InTime 結(jié)果應(yīng)該如下圖所示。

o4YBAF9uGuuAOpKAAAL1boF9J24589.png

云計(jì)算強(qiáng)大的計(jì)算能力,可以讓機(jī)器學(xué)習(xí)在 FPGA 設(shè)計(jì)優(yōu)化上充分發(fā)揮用途。如果您有任何疑問(wèn),可以通過(guò)發(fā)郵件至 tellus@plunify.com 與我們聯(lián)系。

原文鏈接: https://github.com/plunify/InTime-PlunifyCloud-Tutorial/blob/master/lang...

編輯:hfy
聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1624

    文章

    21573

    瀏覽量

    600690
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    優(yōu)化 FPGA HLS 設(shè)計(jì)

    優(yōu)化 FPGA HLS 設(shè)計(jì) 用工具用 C 生成 RTL 的代碼基本不可讀。以下是如何在不更改任何 RTL 的情況下提高設(shè)計(jì)性能。 介紹 高級(jí)設(shè)計(jì)能夠以簡(jiǎn)潔的方式捕獲設(shè)計(jì),從而
    發(fā)表于 08-16 19:56

    Plunify InTime FPGA時(shí)序優(yōu)化專家軟件免費(fèi)試用

    InTime 利用大數(shù)據(jù)分析和人工智能,建立時(shí)序數(shù)據(jù)庫(kù),無(wú)需修改源代碼即可優(yōu)化設(shè)計(jì),為工程師推薦最佳工具參數(shù)組合。了解更多>>
    發(fā)表于 04-18 14:53

    推薦一個(gè)時(shí)序優(yōu)化軟件~~

    Hi,以前在學(xué)校的時(shí)候就經(jīng)常遇見(jiàn)時(shí)序收斂的問(wèn)題,尤其是改RTL好麻煩啊。工作以后和朋友們一起做了個(gè)時(shí)序優(yōu)化軟件,叫InTime,希望可以幫助有相同問(wèn)題的朋友。^_^我們搞了免費(fèi)試用的活動(dòng),有興趣
    發(fā)表于 05-11 10:55

    InTime試用體驗(yàn)】Sigma-Delta MusicBox的速度優(yōu)化

    整體對(duì)這軟件評(píng)價(jià)是,優(yōu)化功耗的時(shí)候不能有很大提升,但優(yōu)化時(shí)序還是不錯(cuò)的,這款軟件不僅可以優(yōu)化時(shí)序,還可以對(duì)工程進(jìn)行工作頻率的適當(dāng)提升。很感興
    發(fā)表于 06-30 15:28

    InTime試用體驗(yàn)】使用簡(jiǎn)易、策略選擇精確度高的一款時(shí)序優(yōu)化軟件

    解決FPGA時(shí)序優(yōu)化問(wèn)題的軟件。InTime 內(nèi)嵌學(xué)習(xí)引擎,可以智能分析FPGA設(shè)計(jì),為綜合和布局布線提供更優(yōu)的策略組合。同時(shí),根據(jù)對(duì)器件、
    發(fā)表于 07-05 11:00

    FPGA設(shè)計(jì)的WNS太高怎么辦?五個(gè)竅門(mén)幫你打贏FPGA優(yōu)化戰(zhàn)役!

    有任何其他的優(yōu)化編譯流程的竅門(mén),請(qǐng)與我們分享。讓我們一起建設(shè)更加美好的 FPGA 用戶社區(qū)!了解更多 InTime 的信息,或者直接申請(qǐng)免費(fèi)試用。關(guān)注Plunify公眾號(hào),關(guān)注FPGA
    發(fā)表于 06-11 16:11

    如何應(yīng)對(duì)FPGA的擁塞問(wèn)題

    InTime,因?yàn)檫@個(gè)軟件使用機(jī)器學(xué)習(xí),所以比普通 FPGA 流程需要更多的數(shù)據(jù)。決定參數(shù)組合是否有效的關(guān)鍵是要運(yùn)行很多編譯。一般來(lái)說(shuō),InTime 的用戶需要自己不斷編譯來(lái)累積設(shè)計(jì)
    發(fā)表于 06-26 15:19

    INtime RTOS內(nèi)部的關(guān)鍵處理機(jī)制是什么

    INtime RTOS內(nèi)部的關(guān)鍵處理機(jī)制是什么?INtime RTOS內(nèi)部的關(guān)鍵處理機(jī)制有哪些相關(guān)的應(yīng)用案例?
    發(fā)表于 09-29 06:28

    Plunify的InTime設(shè)計(jì)優(yōu)化軟件可支持Altera的FPGA和SoC

    開(kāi)創(chuàng)性FPGA軟件供應(yīng)商Plunify? Pte. Ltd.今日發(fā)布其支持Altera 的FPGA和SoC的InTimeTM設(shè)計(jì)優(yōu)化軟件
    發(fā)表于 11-21 10:54 ?1680次閱讀

    基于Xilinx的InTime優(yōu)化設(shè)計(jì)及流程詳講

    本文闡明了InTime和Xilinx軟件是如何通過(guò)調(diào)整編譯參數(shù)以及運(yùn)行并行編譯來(lái)優(yōu)化FPGA時(shí)序性能的。InTime通過(guò)機(jī)器學(xué)習(xí)來(lái)決定一個(gè)
    發(fā)表于 11-15 15:17 ?918次閱讀
    基于Xilinx的<b class='flag-5'>InTime</b><b class='flag-5'>優(yōu)化</b>設(shè)計(jì)及流程詳講

    FPGA軟件工具實(shí)現(xiàn)管腳優(yōu)化功能

    FPGA 軟件工具進(jìn)行自動(dòng)雙向信息交換可提供由供應(yīng)商規(guī)則驅(qū)動(dòng)的“設(shè)計(jì)即正確”的 I/O 分配,從而實(shí)現(xiàn)快速、無(wú)誤的優(yōu)化流程。其包括了最新的器件支持,并且可提前訪問(wèn)尚未發(fā)布的 FPGA
    的頭像 發(fā)表于 05-16 06:13 ?3588次閱讀
    <b class='flag-5'>FPGA</b><b class='flag-5'>軟件</b>工具實(shí)現(xiàn)管腳<b class='flag-5'>優(yōu)化</b>功能

    賽靈思軟件通過(guò)調(diào)整編譯參數(shù)以及運(yùn)行并行編譯來(lái)優(yōu)化FPGA時(shí)序性能

    萬(wàn)幸的是,當(dāng)今FPGA工具(比如Xilinx的 Vivado)都有很多開(kāi)關(guān)和設(shè)置選項(xiàng)來(lái)幫助時(shí)序收斂。InTime的方法,就是通過(guò)調(diào)整FPGA工具的編譯過(guò)程來(lái)解決用戶的時(shí)序問(wèn)題和其他性能問(wèn)題。
    的頭像 發(fā)表于 07-26 15:56 ?3489次閱讀
    賽靈思<b class='flag-5'>軟件</b>通過(guò)調(diào)整編譯參數(shù)以及運(yùn)行并行編譯來(lái)<b class='flag-5'>優(yōu)化</b><b class='flag-5'>FPGA</b>時(shí)序性能

    利用fpga軟件工具實(shí)現(xiàn)快速無(wú)誤的優(yōu)化過(guò)程

    自動(dòng)化和雙向信息交換與FPGA軟件工具提供了一個(gè)correct-by-construction供應(yīng)商)I / O分配導(dǎo)致快速和錯(cuò)誤免費(fèi)優(yōu)化過(guò)程。包括最新的設(shè)備支持和早期的拉菲FPGA
    的頭像 發(fā)表于 10-16 07:00 ?2561次閱讀

    INtime RTOS操作系統(tǒng)簡(jiǎn)介與運(yùn)用案例

    INtime RTOS簡(jiǎn)介 INtime RTOS是一個(gè)動(dòng)態(tài)的,確定性的硬實(shí)時(shí)操作系統(tǒng),用于多核x86兼容處理器上的非對(duì)稱多處理(AMP)。與使用虛擬機(jī)管理程序,Windows設(shè)備驅(qū)動(dòng)程序或單體
    的頭像 發(fā)表于 08-10 10:58 ?3660次閱讀
    <b class='flag-5'>INtime</b> RTOS操作系統(tǒng)簡(jiǎn)介與運(yùn)用案例

    在亞馬遜EC2云端使用Xilinx工具和InTime優(yōu)化設(shè)計(jì)

    電子發(fā)燒友網(wǎng)站提供《在亞馬遜EC2云端使用Xilinx工具和InTime優(yōu)化設(shè)計(jì).pdf》資料免費(fèi)下載
    發(fā)表于 09-18 09:37 ?0次下載
    在亞馬遜EC2云端使用Xilinx工具和<b class='flag-5'>InTime</b><b class='flag-5'>優(yōu)化</b>設(shè)計(jì)