0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

MOSFET寄生電容參數(shù)如何影響開關(guān)速度

電子設(shè)計(jì) ? 來(lái)源:電子元件技術(shù) ? 作者:電子元件技術(shù) ? 2021-01-08 14:19 ? 次閱讀

我們應(yīng)該都清楚,MOSFET 的柵極和漏源之間都是介質(zhì)層,因此柵源和柵漏之間必然存在一個(gè)寄生電容CGS和CGD,溝道未形成時(shí),漏源之間也有一個(gè)寄生電容CDS,所以考慮寄生電容時(shí),MOSFET 的等效電路就成了圖 2 的樣子了。但是,我們從MOSFET 的數(shù)據(jù)手冊(cè)中一般看不到這三個(gè)參數(shù),手冊(cè)給出的參數(shù)一般是 CISS、COSS和CRSS(見圖 1 ),

o4YBAF_396uAXBaaAADeqcd7YEI712.png

圖 1 某數(shù)據(jù)手冊(cè)關(guān)于寄生電容的描述

它們與CGS、CGD、CDS的關(guān)系如下:

CISS=CGS+CGD(CDS 短路時(shí)),COSS=CDS+CGD,CRSS=CGD

o4YBAF_397yABDx9AABCibOqS7c616.png

圖 2 考慮寄生電容時(shí)的MOSFET模型

下面看一下這些寄生參數(shù)是如何影響開關(guān)速度的。如圖 3,當(dāng)驅(qū)動(dòng)信號(hào) Ui到來(lái)的一瞬間,由于MOSFET處于關(guān)斷狀態(tài),此時(shí)CGS 和CGD上的電壓分別為UGS=0, UGD=-VDD,CGS和 CGD上的電荷量分別為 QGS= 0,QGD= UGDCGD=VDDCGD。接下來(lái) Ui通過(guò) RG對(duì) CGS充電,UGS逐漸升高(這個(gè)過(guò)程中,隨著 UGS升高,也會(huì)伴隨著 CGD的放電,但是由于VDD遠(yuǎn)大于UGS,CGD不會(huì)導(dǎo)致柵電流的明顯增加)。當(dāng)UGS達(dá)到閾值電壓時(shí),開始有電流流過(guò)MOSFET(事實(shí)上,當(dāng)UGS還沒有達(dá)到閾值電壓時(shí),已經(jīng)有微小的電流流過(guò) MOSFET 了),MOSFET 上承受的壓降由原來(lái)的 VDD開始減小, CGD上的電壓也會(huì)隨之減小,那么,也就伴隨著的 CGD 放電。

由于 CGD 上的電荷量 QGD= VDDCGD較大,所以放電的時(shí)間較長(zhǎng)。在放電的這段時(shí)間內(nèi),柵極電流基本上用于 CGD 的放電,因此柵源電壓的增加變得緩慢。放電完成后,Ui通過(guò)RG繼續(xù)對(duì)CGS和CGD 充電(因?yàn)榇藭r(shí)MOSFET已經(jīng)充分導(dǎo)通,相當(dāng)于CGS和CGD并聯(lián)),直到柵源電壓達(dá)到Ui,開啟過(guò)程至此完成。圖 4 的曲線很好地描繪了導(dǎo)通過(guò)程中UGS隨時(shí)間變化的曲線。需要注意的是,由于驅(qū)動(dòng)提供的不是電流源,所以實(shí)際上的曲線并非直線,圖 4 僅代表上升趨勢(shì)。

pIYBAF_399WAW7a7AACAle-3pPg974.png

圖 3 考慮寄生電容時(shí)的MOSFET驅(qū)動(dòng)電路

pIYBAF_39-iAT4FiAABV1SiKMp4637.png

圖 4 脈沖驅(qū)動(dòng)下MOSFET柵源電壓上升曲線

同時(shí),由上圖 3 不難看出,RG越大,寄生電容的充電時(shí)間將會(huì)越長(zhǎng)。顯然,RG 太大時(shí) MOSFET 不能在短時(shí)間內(nèi)充分導(dǎo)通。在高速開關(guān)應(yīng)用中(如 D 類功放、開關(guān)電源),這個(gè)阻值一般取幾Ω到幾十Ω。然而,即使是低速情況下,RG 也不宜取得太大,因?yàn)檫^(guò)大的RG會(huì)延長(zhǎng)電容充電的時(shí)間,也就是MOSFET從關(guān)斷到充分導(dǎo)通的過(guò)渡時(shí)間。這段時(shí)間內(nèi),MOSFET處于飽和狀態(tài)(放大區(qū)),管子將同時(shí)承受較大的電壓和電流,從而引起較大的功耗。但是 RG如果取得太小或者直接短路的話,在驅(qū)動(dòng)電壓到來(lái)的一瞬間,由于寄生電容上的電壓為零,前級(jí)需要流過(guò)一個(gè)很大的電流,造成對(duì)前級(jí)驅(qū)動(dòng)電路的沖擊。

圖 5 為高速開關(guān)應(yīng)用中常見的 MOSFET 驅(qū)動(dòng)電路,以一對(duì)互補(bǔ)的 BJT 構(gòu)成射隨器的形式滿足驅(qū)動(dòng)電流的要求。其中Q1用于開啟時(shí)對(duì)寄生電容的充電,Q2用于關(guān)斷時(shí)對(duì)寄生電容的放電。有時(shí)候我們需要得到更快的關(guān)斷速度,通常在柵極電阻 R1 上并聯(lián)一個(gè)快恢復(fù)二極管,這樣的話,放電回路將經(jīng)過(guò)這個(gè)二極管而不是電阻。

o4YBAF_39_6AUGpLAAB-P_D4bIM709.png

圖 5 常用的高速驅(qū)動(dòng)電路

pIYBAF_3-AyAeHclAABOFdO-hxo023.png

圖 6 增加泄放電阻的驅(qū)動(dòng)電路

在實(shí)際應(yīng)用中,我們通常還會(huì)在MOSFET的柵源之間并聯(lián)一個(gè)幾KΩ到上百K Ω的電阻(如圖 6 的R2),這是為了在輸入柵源電壓不確定時(shí)(如前級(jí)驅(qū)動(dòng)電路失效),防止 MOSFET 處于非理性狀態(tài)。

pIYBAF_3-CCAYQ2sAAByOyy491s646.png

圖 7 殘留電荷導(dǎo)致MOSFET開啟的實(shí)驗(yàn)電路

我們可以做這樣一個(gè)實(shí)驗(yàn):連接如圖 7 的電路,我們會(huì)發(fā)現(xiàn),即使柵極懸空,LED 也會(huì)發(fā)光。這說(shuō)明,柵源之間出現(xiàn)了高于閾值的電壓,產(chǎn)生這一電壓的原因是寄生電容上的殘留電荷。殘留電荷使得 UGS高于閾值電壓但又不足以使 MOSFET 充分導(dǎo)通。結(jié)果是 MOSFET 工作在放大狀態(tài)(飽和區(qū)),管子承受很大的功耗從而造成器件的損壞。這種現(xiàn)象更容易發(fā)生在低閾值電壓的MOSFET 中。為了防止這種情況發(fā)生,往往通過(guò)柵源間的并聯(lián)電阻泄放寄生電容上的殘留電荷。

編輯:hfy

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • MOSFET
    +關(guān)注

    關(guān)注

    142

    文章

    7010

    瀏覽量

    212272
  • 寄生電容
    +關(guān)注

    關(guān)注

    1

    文章

    289

    瀏覽量

    19156
  • 射隨器
    +關(guān)注

    關(guān)注

    0

    文章

    8

    瀏覽量

    8918
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    深入解析晶振時(shí)鐘信號(hào)干擾源:寄生電容、雜散電容與分布電容

    在現(xiàn)代電子電路設(shè)計(jì)中,晶振時(shí)鐘信號(hào)的高頻特性使得其容易受到各種干擾。其中,寄生電容、雜散電容和分布電容是影響晶振時(shí)鐘信號(hào)穩(wěn)定性的主要因素。晶發(fā)電子將詳細(xì)分析這三種電容的特性、影響及相
    發(fā)表于 09-26 14:49

    仿真的時(shí)候在哪些地方添加寄生電容呢?

    請(qǐng)問(wèn)各位高手,仿真的時(shí)候在哪些地方添加寄生電容呢,比如下面的圖, 另外一般萬(wàn)用板焊出來(lái)的雜散電容有多大?在高速運(yùn)放仿真時(shí)應(yīng)該加在哪些地方呢
    發(fā)表于 09-19 07:59

    在LF411CD的放大模塊出現(xiàn)輸出會(huì)發(fā)生振蕩,請(qǐng)問(wèn)該元件輸入端(2端)與GND間的寄生電容多大?

    在LF411CD的放大模塊出現(xiàn)輸出會(huì)發(fā)生振蕩,懷疑是寄生電容造成,請(qǐng)問(wèn)該元件輸入端(2端)與GND間的寄生電容多大? 謝謝~~
    發(fā)表于 09-10 07:51

    普通探頭和差分探頭寄生電容對(duì)測(cè)試波形的影響

    在電子測(cè)試和測(cè)量領(lǐng)域,探頭是連接被測(cè)設(shè)備(DUT)與測(cè)量?jī)x器(如示波器)之間的關(guān)鍵組件。探頭的性能直接影響到測(cè)試結(jié)果的準(zhǔn)確性和可靠性。其中,寄生電容是探頭設(shè)計(jì)中一個(gè)不容忽視的因素,它對(duì)測(cè)試波形有著
    的頭像 發(fā)表于 09-06 11:04 ?199次閱讀

    系統(tǒng)寄生參數(shù)對(duì)SiC器件開關(guān)的影響分析

    *本論文摘要由PCIM官方授權(quán)發(fā)布/摘要/本文分析了系統(tǒng)寄生參數(shù)對(duì)SiC(碳化硅)器件使用的影響。本文還研究了SiCMOS開關(guān)開通時(shí)的過(guò)流機(jī)理,以及開通電流振蕩的原因。除了寄生電感對(duì)功
    的頭像 發(fā)表于 08-30 12:24 ?284次閱讀
    系統(tǒng)<b class='flag-5'>寄生</b><b class='flag-5'>參數(shù)</b>對(duì)SiC器件<b class='flag-5'>開關(guān)</b>的影響分析

    碳化硅MOSFET開關(guān)尖峰問(wèn)題與TVS保護(hù)方案

    SiC MOSFET開關(guān)尖峰問(wèn)題,并介紹使用瞬態(tài)電壓抑制二極管(TVS)進(jìn)行保護(hù)的優(yōu)勢(shì)和上海雷卯電子提供的解決方案。 1. SiC MOSFET開關(guān)過(guò)程中的電壓尖峰 SiC
    的頭像 發(fā)表于 08-15 17:17 ?1893次閱讀
    碳化硅<b class='flag-5'>MOSFET</b>的<b class='flag-5'>開關(guān)</b>尖峰問(wèn)題與TVS保護(hù)方案

    igbt功率管寄生電容怎么測(cè)量大小

    IGBT(絕緣柵雙極晶體管)是一種廣泛應(yīng)用于電力電子領(lǐng)域的功率器件。IGBT的寄生電容是指在IGBT內(nèi)部由于結(jié)構(gòu)原因產(chǎn)生的電容,這些電容會(huì)影響IGBT的開關(guān)
    的頭像 發(fā)表于 08-07 17:49 ?542次閱讀

    MOSFET并聯(lián)(并聯(lián)功率MOSFET之間的寄生振蕩)

    電子發(fā)燒友網(wǎng)站提供《MOSFET并聯(lián)(并聯(lián)功率MOSFET之間的寄生振蕩).pdf》資料免費(fèi)下載
    發(fā)表于 07-13 09:39 ?3次下載

    開關(guān)MOSFET為什么會(huì)有振鈴和電壓尖峰

    和門極連接中存在不可避免的寄生電感。當(dāng)MOSFET從導(dǎo)通狀態(tài)切換到截止?fàn)顟B(tài)或者反之時(shí),流過(guò)這些寄生電感的電流發(fā)生急劇變化,根據(jù)V = L(di/dt),會(huì)在MOSFET兩端產(chǎn)生較大的電
    的頭像 發(fā)表于 06-09 11:29 ?2267次閱讀

    寄生電容器的基礎(chǔ)知識(shí)詳解

    電源紋波和瞬態(tài)規(guī)格會(huì)決定所需電容器的大小,同時(shí)也會(huì)限制電容器的寄生組成設(shè)置。
    的頭像 發(fā)表于 03-17 15:45 ?1.8w次閱讀
    <b class='flag-5'>寄生電容</b>器的基礎(chǔ)知識(shí)詳解

    詳解MOS管的寄生電感和寄生電容

    寄生電容寄生電感是指在電路中存在的非意圖的電容和電感元件。 它們通常是由于電路布局、線路長(zhǎng)度、器件之間的物理距離等因素引起的。
    的頭像 發(fā)表于 02-21 09:45 ?2247次閱讀
    詳解MOS管的<b class='flag-5'>寄生</b>電感和<b class='flag-5'>寄生電容</b>

    PCB寄生電容的影響 PCB寄生電容計(jì)算 PCB寄生電容怎么消除

    寄生電容有一個(gè)通用的定義:寄生電容是存在于由絕緣體隔開的兩個(gè)導(dǎo)電結(jié)構(gòu)之間的虛擬電容(通常不需要的),是PCB布局中的一種效應(yīng),其中傳播的信號(hào)表現(xiàn)得好像就是電容,但其實(shí)并不是真正的
    的頭像 發(fā)表于 01-18 15:36 ?2522次閱讀
    PCB<b class='flag-5'>寄生電容</b>的影響 PCB<b class='flag-5'>寄生電容</b>計(jì)算 PCB<b class='flag-5'>寄生電容</b>怎么消除

    如何避免功率MOSFET發(fā)生寄生導(dǎo)通?

    如何避免功率MOSFET發(fā)生寄生導(dǎo)通?
    的頭像 發(fā)表于 12-06 18:22 ?968次閱讀
    如何避免功率<b class='flag-5'>MOSFET</b>發(fā)生<b class='flag-5'>寄生</b>導(dǎo)通?

    SiC MOSFET 和Si MOSFET寄生電容在高頻電源中的損耗對(duì)比

    SiC MOSFET 和Si MOSFET寄生電容在高頻電源中的損耗對(duì)比
    的頭像 發(fā)表于 12-05 14:31 ?663次閱讀
    SiC <b class='flag-5'>MOSFET</b> 和Si <b class='flag-5'>MOSFET</b><b class='flag-5'>寄生電容</b>在高頻電源中的損耗對(duì)比

    LTC6268-10為了使寄生電容降到最低,對(duì)電路板的材料類型和厚度有什么要求嗎?

    在LTC6268-10芯片手冊(cè)中,為了減小寄生反饋電容的影響,采用反饋電阻分流的方式減小寄生電容。 請(qǐng)問(wèn),在這種工作方式下,為了使寄生電容降到最低,對(duì)電路板的材料類型和厚度有什么要求嗎?
    發(fā)表于 11-16 06:28