0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

什么因素導致信號完整性問題?

我快閉嘴 ? 來源:賢集網(wǎng) ? 作者:賢集網(wǎng) ? 2020-09-26 09:22 ? 次閱讀

信號被傳輸時,由于阻抗和其他影響,接收到的信號總是失真的。這就是為什么設(shè)計者致力于最小化對信號質(zhì)量的影響。

設(shè)計者試圖通過限制電子噪聲、電感耦合、電容和線電阻改變信號形狀和振幅的程度來實現(xiàn)信號的完整性。隨著信號頻率的增加,這些效應(yīng)被放大,需要特別注意控制它們在電子電路中的不良影響。許多印刷電路板現(xiàn)在以10千兆赫或更高的數(shù)字信號頻率工作,這意味著需要采取適當?shù)拇胧﹣矸乐共豢山邮艿男盘柾嘶捌湎鄳?yīng)的錯誤。

什么是PCB中的信號完整性?

信號完整性(SI)表示信號沿PCB線路傳播而不失真的能力。信號完整性是指通過傳輸線的信號質(zhì)量。當信號從驅(qū)動器傳輸?shù)?a target="_blank">接收器時,它給出了信號衰減量的測量值。這個問題在較低的頻率下不是主要的問題,但是當PCB以更高的速度和高頻(>50MHz)工作時,這是一個需要考慮的重要因素。在高頻區(qū),數(shù)字和模擬信號都需要考慮。

當一個信號從驅(qū)動器傳播到接收器時,它不會保持不變,不管最初發(fā)送的是什么,都會受到不同程度的失真。這種信號失真是由阻抗失配、反射、振鈴、串擾、抖動和地面反彈等因素造成的。設(shè)計者的首要目標應(yīng)該是最小化這些因素,這樣原始信號就可以以最小的失真到達目的地。此外,還需要特別注意保持信號質(zhì)量并控制其在電子電路中的不良影響。

在這里,我們將討論潛在的信號完整性問題,它們的來源,理解它們的重要性,以及我們?nèi)绾畏治龊徒鉀Q這些問題。關(guān)于電氣設(shè)計,信號完整性應(yīng)該集中在兩個主要方面:定時和信號質(zhì)量。

信號是否在規(guī)定的時限內(nèi)到達目的地?

當它到達目的地時,狀況是否良好?

有幾個因素導致信號退化。這些包括信號的特性、系統(tǒng)阻抗、傳播延遲、衰減、串擾、電壓波動和電磁干擾。

為什么保持信號完整性是一個挑戰(zhàn)?

保持信號完整性是指確保系統(tǒng)內(nèi)可接受的信號質(zhì)量。

快速的技術(shù)進步使得系統(tǒng)開發(fā)者很難在接收端保持不失真的信號。帶寬的增加是信號完整性的瓶頸。今天的電子產(chǎn)品需要更快的總線周期時間、增強信號處理時間(以納秒為單位),甚至需要更快的上升時間。

電路板的空間要求也會影響信號的完整性。PCB仍然需要足夠的空間來放置集成電路連接器和無源元件。這個空間會導致部件之間的距離變大,從而導致延遲。我們都知道距離會降低整個系統(tǒng)的速度。當由上升時間小于4到6納秒的信號驅(qū)動時,電路板跡線充當傳輸線。在低頻下,一個跡線的電阻特性發(fā)揮作用。另一方面,在高頻下,它開始充當電容器,電感。

什么因素導致信號完整性問題?

信號特性、系統(tǒng)阻抗、傳輸延遲、衰減、串擾、電壓波動和電磁干擾等因素都會導致信號失真,從而導致信號完整性問題。

信號特性:理想情況下,數(shù)字信號是方波,但實際上,信號從一種狀態(tài)切換到另一種狀態(tài)需要一些時間。所以,這就是為什么,總是存在一定程度的信號失真。信號的上升時間決定了可能的最大數(shù)據(jù)傳輸速率,通常通過評估信號的拐點頻率來測量。電路設(shè)計者的目標是實現(xiàn)一個電路在所有頻率到信號拐點頻率的平坦響應(yīng)。

互連效應(yīng):理想的互連只會在信號中引入延遲,但實際上,它也會改變信號的timing和幅度。這種偏差分別稱為抖動和振幅噪聲。

阻抗:信號所看到的阻抗變化會引起反射、響鈴和失真。隨著與數(shù)字電路相關(guān)的信號頻率的增加,干擾程度加劇。PCB跟蹤分支、線頭、連接器引腳和過孔都會產(chǎn)生阻抗不連續(xù)性。

傳播延遲:傳播距離不同或通過不同媒介的信號不會同時到達目的地。這些差異稱為信號偏移,會導致信號采樣誤差,特別是在高時鐘頻率下。

衰減:信號的振幅會因PCB線路的電阻和電路板的介電損耗因子而降低。這種效應(yīng)在高頻下更為明顯,因為信號往往在高頻下沿跡線表面?zhèn)鞑ァKp會導致緩慢的信號上升時間,并增加數(shù)據(jù)錯誤的可能性。

串擾:由于電感和電容耦合,快速的電壓和電流轉(zhuǎn)換會在相鄰的線路上產(chǎn)生電壓。這些電壓尖峰被稱為串擾,可能導致數(shù)據(jù)錯誤。

反射:反射是由終端和電路板布局問題引起的,其中輸出信號反彈回源并干擾脈沖。

接地彈跳:由于電流過大,電路的接地參考電平從原來的水平偏移。這是由于接地電阻和互連電阻,如連接線和跡線,因此,接地中不同點的接地電壓水平將不同。這被稱為接地反彈,因為接地電壓將隨電流變化。

電源電壓波動:當設(shè)備切換時,流動的電流會在電源和接地軌道上產(chǎn)生電壓降。這反過來又會導致每個設(shè)備的電源電壓波動,累積的影響會產(chǎn)生噪音并可能導致高誤碼率。

電磁干擾(EMI):每一次開關(guān)操作都會產(chǎn)生一定量的噪聲,并且由于器件在時鐘頻率下進行開關(guān),其強度會被放大。這種噪聲可以被用作天線的跡線輻射。輻射信號的強度與開關(guān)頻率成正比,并可能導致不必要的干擾。
責任編輯:tzh

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4307

    文章

    22852

    瀏覽量

    394842
  • 驅(qū)動器
    +關(guān)注

    關(guān)注

    52

    文章

    8054

    瀏覽量

    145618
  • emi
    emi
    +關(guān)注

    關(guān)注

    53

    文章

    3561

    瀏覽量

    127039
  • 數(shù)字電路
    +關(guān)注

    關(guān)注

    193

    文章

    1590

    瀏覽量

    80288
收藏 人收藏

    評論

    相關(guān)推薦

    高速電路設(shè)計與信號完整性分析

    隨著電子系統(tǒng)和高集成度芯片向高速度、高密度、大功耗、低電壓、大電流的趨勢發(fā)展,電路中的信號完整性問題日益嚴重。信號失真、定時錯誤和不正確的數(shù)據(jù)傳輸?shù)葐栴}的出現(xiàn)給系統(tǒng)硬件設(shè)計帶來了很大的挑戰(zhàn)。高速電路
    發(fā)表于 09-25 14:46 ?0次下載

    高速PCB信號和電源完整性問題的建模方法研究

    高速PCB信號和電源完整性問題的建模方法研究
    發(fā)表于 09-21 14:13 ?0次下載

    高速PCB的信號和電源完整性問題研究

    電子發(fā)燒友網(wǎng)站提供《高速PCB的信號和電源完整性問題研究.pdf》資料免費下載
    發(fā)表于 09-19 17:38 ?0次下載

    信號完整性與電源完整性-電源完整性分析

    電子發(fā)燒友網(wǎng)站提供《信號完整性與電源完整性-電源完整性分析.pdf》資料免費下載
    發(fā)表于 08-12 14:31 ?24次下載

    信號完整性與電源完整性-信號的串擾

    電子發(fā)燒友網(wǎng)站提供《信號完整性與電源完整性-信號的串擾.pdf》資料免費下載
    發(fā)表于 08-12 14:27 ?0次下載

    3針M16接頭信號完整性影響因素有哪些

      德索工程師說道3針M16接頭在信號傳輸中的完整性受到多種因素的影響,這些因素可能導致信號失真、延遲或完全中斷。以下是對這些
    的頭像 發(fā)表于 06-07 17:49 ?846次閱讀
    3針M16接頭<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>影響<b class='flag-5'>因素</b>有哪些

    什么是信號完整性

    在現(xiàn)代電子通信和數(shù)據(jù)處理系統(tǒng)中,信號完整性(Signal Integrity, SI)是一個至關(guān)重要的概念。它涉及信號在傳輸過程中的質(zhì)量保持,對于確保系統(tǒng)性能和穩(wěn)定性具有決定性的影響。本文將從
    的頭像 發(fā)表于 05-28 14:30 ?889次閱讀

    保障信號完整性的設(shè)計策略剖析

    信號完整性—系統(tǒng)化設(shè)計方法及案例分析■無論高速板還是低速板或多或少都會涉及信號完整性問題。仿真或者guideline的確可以解決部分問題,但無法覆蓋全部風險點,對高危風險點失去控制經(jīng)常
    的頭像 發(fā)表于 05-13 17:22 ?362次閱讀
    保障<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>的設(shè)計策略剖析

    高速PCB設(shè)計,信號完整性問題你一定要清楚!

    的布局、高速信號的布線等因素,都會引起信號完整性問題,導致系統(tǒng)工作不穩(wěn)定,甚至完全不工作。 PCB信號
    的頭像 發(fā)表于 04-07 16:58 ?441次閱讀

    構(gòu)建系統(tǒng)思維:信號完整性,看這一篇就夠了!

    完整性問題。對于信號完整性工程師而言,理解并應(yīng)對這些影響因素是 確保電子產(chǎn)品性能穩(wěn)定的關(guān)鍵 。 二、硬件的基石 信號
    發(fā)表于 03-05 17:16

    電源完整性問題是指什么?電源完整性分析

    電源的作用是為系統(tǒng)提供穩(wěn)定的電壓及電流。電源完整性問題是指電源的電壓、紋波及噪聲不滿足系統(tǒng)的工作要求,通過合理的電源供電網(wǎng)絡(luò)設(shè)計可以減小電源塌陷等電源完整性問題,提高系統(tǒng)的穩(wěn)定性。
    的頭像 發(fā)表于 02-22 10:09 ?5853次閱讀
    電源<b class='flag-5'>完整性問題</b>是指什么?電源<b class='flag-5'>完整性</b>分析

    分析高速PCB設(shè)計信號完整性問題形成原因及方法解決

    信號完整性(Signal Integrity,簡稱SI)指的是信號線上的信號質(zhì)量。信號完整性差不
    發(fā)表于 01-11 15:31 ?690次閱讀

    使用LTspice解決信號完整性問題

    在“如何使用LTspice獲得出色的EMC仿真結(jié)果"系列文章的第1分部中,我們介紹了針對電源器件、傳導輻射和抗擾度的LTspice仿真工具。在第2部分中,我們將介紹LTspice和C程序的組合,旨在幫助設(shè)計人員了解和改善有線網(wǎng)絡(luò)信號完整性。
    的頭像 發(fā)表于 12-15 12:30 ?1957次閱讀
    使用LTspice解決<b class='flag-5'>信號</b><b class='flag-5'>完整性問題</b>

    在高速設(shè)計中,如何解決信號完整性問題?

    導致信號失真、時序錯誤、帶寬衰減等問題,從而影響整個系統(tǒng)的可靠性和性能。為了解決信號完整性問題,以下是一些必要的措施和方法。 首先,正確的信號完整性
    的頭像 發(fā)表于 11-24 14:32 ?575次閱讀

    PCB設(shè)計中的信號完整性問題

    信號傳輸并非嚴格針對網(wǎng)絡(luò)設(shè)計師,您的PCB設(shè)計可能會遇到相同類型的問題。由于您無需費力地擺弄耳朵,因此防止電源完整性信號完整性問題對于您的PCB設(shè)計流暢且無靜電至關(guān)重要。
    的頭像 發(fā)表于 11-08 17:25 ?671次閱讀
    PCB設(shè)計中的<b class='flag-5'>信號</b><b class='flag-5'>完整性問題</b>