0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

電源研發(fā)可能遇到的那些問題,這篇文章講透了

電子設計 ? 來源: 電子設計 ? 作者: 電子設計 ? 2020-10-29 20:27 ? 次閱讀

電源研發(fā)的過程中,我們總會遇到這樣或者那樣的問題,這里有大牛多年研發(fā)電源問題及解答,一起學習吧!

話不多說,直接上題。

問題一

我們小功率用到最多的反激電源,為什么我們常常選擇 65K 或者 100K(這些頻率段附近)作為開關頻率?有哪些原因制約了?或者哪些情況下我們可以增大開關頻率?或者減小開關頻率?

開關電源為什么常常選擇 65K 或者 100K 左右范圍作為開關頻率,有的人會說 IC 廠家都是生產(chǎn)這樣的 IC,當然這也有原因。每個電源的開關頻率會決定什么?

應該從這里去思考原因。還會有人說頻率高了 EMC 不好過,一般來說是這樣,但這不是必然,EMC 與頻率有關系,但不是必然。想象我們的電源開關頻率提高了,直接帶來的影響是什么?當然是 MOS 開關損耗增大,因為單位時間開關次數(shù)增多了。如果頻率減小了會帶來什么?開關損耗是減小了,但是我們的儲能器件單周期提供的能量就要增多,勢必需要的變壓器磁性要更大,儲能電感要更大了。選取在 65K 到 100K 左右就是一個比較合適的經(jīng)驗折中,電源就是在折中合理化折中進行。

假如在特殊情形下,輸入電壓比較低,開關損耗已經(jīng)很小了,不在乎這點開關損耗嗎,那我們就可以提高開關頻率,起到減小磁性器件體積的目的。

本貼關鍵:如何選擇合適 IC 的開關頻率?主流 IC 的開關頻率為什么是大概是這么一些范圍?開關頻率和什么有關,說的是普遍情況,不是想鉆牛角尖好多 IC 還有什么不同的頻率。更多的想發(fā)散大家思維去注意到這些問題!

我這里想說的普遍情況,主要想提的是開關頻率和什么有關,如何去選擇合適開關頻率,為什么主流 IC 以及開關頻率是這么多,注意不是一定,是普遍情況,讓新手區(qū)理解一般行為,當然開關電源想怎么做都可以,要能合理使用。

1、你是如何知道一般選擇 65 或者 100KHZ,作為開關電源的開關頻率的?(調(diào)研普遍的大廠家主流 IC,這二個會比較多,當然也有一些在這附近,還有一些是可調(diào)的開關頻率)

2、又是如何在工作中發(fā)現(xiàn)開關電源開關頻率確實工作在 65KHZ,或 100KHZ 的。(從設計角度考量,普遍電源使用這個范圍)

3、有兩張以上的測試 65KHZ100KHZ 頻率的圖片說明嗎?(何止二張圖片,毫無意義)

4、你是否知道開關電源可以工作在 1.5HZ.(你覺得這樣談有必要,工作沒有什么不可以,純熟鉆牛角尖,做技術(shù)切記鉆牛角尖,那你能談談為什么普遍電源不工作在 1.5HZ,說這個才有意義,你做出 1.5HZ 的電源純屬毫無意義的事情)

提醒:做技術(shù)人員切記鉆牛角尖,咱們不是校園研究派,是需要將理論與實踐現(xiàn)結(jié)合起來,做出來的產(chǎn)品才是有意義的產(chǎn)品!

問題二

LLC 中為什么我們常在二區(qū)設計開關頻率?一區(qū)和三區(qū)為什么不可以?有哪些因素制約呢?或者如果選取一區(qū)和三區(qū)作為開關頻率會有什么后果呢?

LLC 的原理是利用感性負載隨開關頻率的增大而感抗增大,來進行調(diào)節(jié)輸出電壓的,也就是 PFM 調(diào)制。并且 MOS 管開通損耗 ZVS 比 ZCS 小,一區(qū)是容性負載區(qū),自然不可取。那么三區(qū),開關頻率大于諧振頻率,這個仍是感性負載區(qū),按道理 MOS 實現(xiàn) ZVS 沒有問題,確實如此。但是我們不能忽略副邊的輸出二極管關斷。也就是原邊 MOS 管關斷時,諧振電流并沒有減小到和勵磁電流相等,實現(xiàn)副邊整流二極管軟關斷。這也是我們通常也不選擇三區(qū)的原因。

我們不能只按前人的經(jīng)驗去設計,而要知道只所以這樣設計是有其必然的道理的!

問題三

當我們反激的占空比大于 50%會帶來什么?好的方面有哪些?不好的方面有哪些?

反激的占空比大于 50%意味著什么,占空比影響哪些因素?第一:占空比設計過大,首先帶來的是匝比增大,主 MOS 管的應力必然提高。一般反激選取 600V 或 650V 以下的 MOS 管,成本考慮。占空比過大勢必承受不起。

第二點:很重要的是很多人知道,需要斜坡補償,否則環(huán)路震蕩。不過這也是有條件的,右平面零點的產(chǎn)生需要工作在 CCM 模式下,如果設計在 DCM 模式下也就不存在這一問題了。這也是小功率為什么設計在 DCM 模式下的其中一個原因。當然我們設計足夠好的環(huán)路補償也能克服這一問題。

當然在特殊情形下也需要將占空比設計在大于 50%,單位周期內(nèi)傳遞的能量增加,可以減小開關頻率,達到提升效率的目的,如果反激為了效率做高,可以考慮這一方法。

問題四

反激電源如果要做到一定的效率,需要從哪些方面著手?準諧振?同步整流?

反激的一大劣勢就是效率問題,改善效率有哪些途徑可以思考的呢?減小損耗是必然的,損耗的點有開關管,變壓器,輸出整流管,這是主要的三個部分。

開關管我們知道反激主要是 PWM 調(diào)制的硬開關居多,開關損耗是我們的一大難點,好在軟開關的出現(xiàn)看到了希望。反激無法向 LLC 那樣做到全諧振,那只能朝準諧振去發(fā)展(部分時間段諧振),這樣的 IC 也有很多問世,我司用的較多是 NCP1207,通過在 MOS 管關斷后,下一次開通前 1 腳檢測 VCC 電壓過零后,然后在一個設定時間后開通下一周期。

變壓器的損耗如何做到最小,完美使用的變壓器后面問題會涉及到。

同步整流一般在輸出大電流情況下,副邊整流流二極管,哪怕用肖特基損耗依然會很大,這時候采用同步整流 MOS 替代肖特基二極管。有些人會說這樣成本高不如用 LLC,或者正激呢,當然沒有最好的,只有更合適的。

問題五

電源的傳導是怎么形成的?傳導的途徑有哪些?常用的手段?電源的輻射受哪些東西影響?怎么做大功率的 EMC。

電源傳導測量方式是通過接收輸入端口 L,N,PE 來自電源內(nèi)部的高頻干擾(一般 150K 到 30M)。

解決傳導必須弄清楚通過哪些途徑減弱端口接收到的干擾。

一般會有二種模式:L,N 差模成分,以及通過 PE 地回路的共模成分。有些頻率是差共模均有。

通過濾波的方式:一般采用二級共模搭配 Y 電容來濾去,選擇的方式技巧也很重要,布板影響也很大。一般靠近端口放置低 U 電感,最好是鎳鋅材質(zhì),專門針對高頻,繞線方式采用雙線并繞,減少差模成分。后級一般放置感量較大,在 4MH 到 10MH 附近,只是經(jīng)驗值,具體需要與 Y 電容搭配。X 電容濾差模也需要靠近端口,一般放在二級共模中間。放置 Y 電容,電容布板時走線需要加粗,不可外掛,否則效果很差。(這些只是輸入濾波網(wǎng)絡上做文章)

當然也可以從源頭上下手,傳導是輻射耦合到線路中的結(jié)果,減弱了開關輻射也能對傳導帶來好處。影響輻射的幾處一般有 MOS 管開通速度,整流管導通關斷,變壓器,以及 PFC 電感等等。這些電路上的設計需要與其他方面折中不做詳述。

一些經(jīng)驗技巧:針對大功率的 EMC 一般需要增加屏蔽,立竿見影,屏蔽的部位一般有幾處選擇:

第一:輸入 EMI 電路與開關管間屏蔽,這對 EMC 有很大的作用,很多靠濾波器無效的采用該方法一般很有效果。

第二:變壓器初次級屏蔽,一般設計變壓器若有空間最好加上屏蔽。

第三:散熱器的位置能很好充當屏蔽,合理布板利用,散熱器接地選擇也很重要。

第四:判斷輻射源頭位置,一般有幾個簡單的方法,不一定完全準確,可以參考,輸入線套磁環(huán)若對 EMC 有好處,一般是原邊 MOS 管,輸出線套磁環(huán)若對 EMC 有效果,一般是副邊輸出整流管,尤其是大于 100M 的高頻??梢钥紤]在輸出加電容或者共模電感。

當然還有很多其他的細節(jié)技巧,尤其是布板環(huán)路方面的,后面對 LAYOUT 會單獨講解。

問題六

我們選擇拓撲時需要考慮哪些方面的因素?各種拓撲使用環(huán)境及優(yōu)缺點?

設計電源的第一步不知道大家會想到什么呢?我是這么想,細致研究客戶的技術(shù)指標要求,轉(zhuǎn)換為電源的規(guī)格書,與客戶溝通指標,不同的指標意味著設計難度和成本,也是對我提出的問題有很大的影響,選擇拓撲時根據(jù)我們的電源指標結(jié)合成本來考慮的,哪常用的幾種拓撲特點在哪呢 ?

這里主要談隔離式,非隔離式應用有限,當然也是成本最低的。

反激特點:適用在小于 150W,理論這么說,實際大于 75W 就很少用,不談很特殊的情況。反激的有點成本低,調(diào)試容易(相對于半橋,全橋),主要是磁芯單向勵磁,功率由局限性,效率也不高,主要是硬開關,漏感大等等原因。全電壓范圍(85V-264V)效率一般在 80%以下,單電壓達到 80%很容易。

正激特點:功率適中,可做中小功率,功率一般在 200W 以下,當然可以做很大功率,只是不常常這么做,原因是正激和反激一樣單向勵磁,做大功率磁芯體積要求大,當然采用 2 個變壓器串并聯(lián)的也有,注意只談一般情形,不誤導新人。正激有點,成本適中,當然比反激高,優(yōu)點效率比反激高,尤其采用有源箝位做原邊吸收,將漏感能量重新利用。

半橋:目前比較火的是 LLC 諧振半橋,中小功率,大功率通吃型。(一般大于 100W 小于 3KW)。特點成本比反激正激高,因為多用了 1 個 MOS 管(雙向勵磁)和 1 個整流管,控制 IC 也貴,環(huán)路設計業(yè)復雜(一般采用運放,尤其還要做電流環(huán))。優(yōu)點:采用軟開關,EMC 好,效率極高,比正激高,我做過 960W LLC,效率可達 96%以上(全電壓)(當然 PFC 是采用無橋方式)。其它半橋我不推薦,至少我不會去用,比較老的不對稱橋,很難做到軟開關,LLC 成熟以前用的多,現(xiàn)在很少用,至少艾默生等大公司都傾向于 LLC,跟著主流走一般都不會錯。

全橋:一般用在大于 2KW 以上,首推移相全橋,特點,雙向勵磁,MOS 管應力小,比 LLC 應力小一半,大功率尤其輸入電壓較高時,一般用移相全橋,輸入電壓低用 LLC。成本特別高,比 LLC 還多用 2 個 MOS。這還不是首要的,主要是驅(qū)動復雜,一般的 IC 驅(qū)動能力都達不到,要將驅(qū)動放大,采用隔離變壓器驅(qū)動,這里才是成本高的另一方面。

推挽:應用在大功率,尤其是輸入電壓低的大功率場合,特點電壓應力高,當然電流應力小,大功率用全橋還是推挽一般看輸入電壓。變壓器多一個繞組,管子應力要求高,當然常提到的磁偏磁也需要克服。這個我真沒用過,沒涉及電力電源,很難用到它的時候。

問題七

考慮電源成本時,我們要從哪里下手呢?

設計電源,成本評估必不可少,目前客戶將電源的成本壓得很低,各大競爭對手無不都在打價格戰(zhàn),大家都能做出電源來,就看誰做得更便宜,才能贏得訂單,從哪些方面入手有利于我們陳本呢:

第一:技術(shù)指標。電源技術(shù)指標越高,成本越高,如果你的電源成本高了,那你可以打你的性能指標賣點,多了性能要求,電路增多了成本自然高。也是和客戶談話的資本。

第二:物料采購成本,為什么大公司電源利潤高?無非是他們有著優(yōu)越的采購平臺,采購量大,物料成本低,當然成本更低。如果不考慮采購,作為工程師必須弄清楚不同物料對應的成本,比如能用貼片,少用插件,(比如插件電阻比貼片成本高),能用國產(chǎn),不用臺資,能用臺資不用日系,這里的價格差異不菲。(比如日系電容比國產(chǎn)電容價格高幾倍不止?。。‘斎毁|(zhì)量也有差異;)

第三:影響成本的重要器件:變壓器,電感,MOS 管,電容,光耦,二極管及其他半導體器件,IC 等。 不同的變壓器廠家繞出來的變壓器價格差異很大,MOS 管應力,熱阻選擇夠用就行,IC 方案的成本等等

其它方面導致成本問題:器件散熱器,大小合適,多了就是浪費錢。PCB 布板,能用單面板用成雙面板就是浪費錢,PCB 布板工藝,選擇合理的工藝加工成本低,生產(chǎn)效率高。

問題八

電源的環(huán)路設計,電源哪些部分影響電源的環(huán)路?好的環(huán)路有哪些指標決定?

電源的環(huán)路設計一直是一個難點,為什么這么說,因為主要影響的因素太多,理論計算很難做到準確,仿真也是基于理想化模型,在這里只談關于環(huán)路設計的一些影響因素,從定性的角度去理解環(huán)路以及怎么去做環(huán)路補償。

環(huán)路是基于輸入輸出波動時,需要通過反饋,環(huán)路相應告知控制 IC 去調(diào)節(jié),維持輸出的穩(wěn)定。電源環(huán)路一般都是串聯(lián)負反饋,有的是電壓串聯(lián)負反饋(CC 模式下),有的是電流串聯(lián)負反饋(CV 模式下)。

那有哪些地方會影響環(huán)路呢?電路中的零點以及極點。零點一般會導致增益上升,引起 90 度相移(右半平面零點會引起 -90 度相移)。極點一般會導致增益下降,引起 -90 度相移,左半平面極點會引起系統(tǒng)震蕩。所以我們需要借助零點極點補償手段去合理調(diào)控我們的環(huán)路。對于低頻部分,為了滿足足夠增益一般引入零點補償,對于高頻干擾一般引入極點補償去抵消,減少高頻干擾。

環(huán)路穩(wěn)定的原則是:1. 在穿越頻率處(即增益為零 dB 時的頻率),系統(tǒng)的相位余量大于 45 度。

2. 在相位達到 -180 度時增益的余量大于 -12dB.3. 避免過快的進入穿越頻率,在進入穿越頻率附近的曲線斜率為 -1.

針對一般反激電路:1. 產(chǎn)生零點的有輸出濾波電容 :可以使環(huán)路增益上升。(一般在中頻 4K 左右,對增益有好處,無需補償)

2. 若工作在 CCM 模式下還會產(chǎn)生右半平面零點。在高頻段,可采用極點補償。這個一般很難補償,盡量避免,讓穿越頻率小于右半平面零點頻率(15K 左右,隨負載變化會變化),選取 3. 負載會產(chǎn)生低頻極點。采用低頻零點去補償。4.LC 濾波器會產(chǎn)生低頻極點,需要采用零點補償。在心中要清楚哪些零極點是利是弊,針對性補償。

補償?shù)碾娐?,針對電源環(huán)路來說比較簡單,一般采用對運放采用 2 型補償,也有的會采用 3 型補償很少用。

問題九

對各種拓撲的軟開關形式有哪些?軟開關是如何實現(xiàn)的?

軟開關目前使用很頻繁,一來可以提升次效率,二來可以利于 EMC。很多拓撲都開始利用軟開關了,就連反激如果為了做高效率也引入了準諧振來實現(xiàn)軟開關,這個在前面問題已講過。LLC 的軟開關在前面問題也提過實現(xiàn)條件,具體實現(xiàn)過程沒有細講。這里就分享下我對軟開關的理解。

實現(xiàn)條件及過程:利用軟開關需要二個元素,一個是 C 一個是 L 來實現(xiàn)諧振(當然也可以多諧振形式),諧振會產(chǎn)生正弦波,正弦波就能實現(xiàn)過零。如果是串聯(lián)諧振屬于電壓諧振,并聯(lián)諧振屬于電流諧振。

其次軟開關和硬開關的差異是:硬開關過程中電壓電流有重疊,軟開關要么電流為零(ZCS)要么電壓為零(ZVS)。MOS 管的軟開關可以利用結(jié)電容或者并電容,然后串電感實現(xiàn)串聯(lián) ZVS,例如準諧振反激,有源箝位吸收電路,移向全橋的軟開關。也有 LC 并聯(lián) ZCS,不過用的很少,因為 MOS 管 ZVS 的損耗小于 ZCS。LLC 屬于串并聯(lián)式,不過我們利用的是 ZVS 區(qū)。(在死區(qū)的時候諧振電流過零,上管軟開通前,先給下管結(jié)電容充電,上管實現(xiàn)軟開通)

問題十

什么樣的變壓器才算是最完美適用的?變壓器決定了什么,影響了什么?

設計變壓器是各種拓撲的核心點之一,變壓器設計的好壞,影響電源的方方面面,有的無法工作,有的效率不高,有的 EMC 難做,有的溫升高,有的極限情況會飽和,有的安規(guī)過不了,需要綜合各方面的因素來設計變壓器。

設計變壓器從哪里入手呢?一般來說根據(jù)功率來選擇磁芯大小,有經(jīng)驗的可參考自己設計過的,沒經(jīng)驗的只能按照 AP 算法去算,當然還要留有一定的余量,最后實驗去檢驗設計的好壞。

一般小功率反激推薦的用的比較多 EE 型,EF 型,EI 型,ER 型,中大功率 PQ 的用的比較多,這里面也有每個人的習慣以及不同公司的平臺差異,功率很大的,沒有適合的磁芯,可以二個變壓器原邊串副邊并的方式來做。

不同拓撲對變壓器的要求也不一樣,比如反激,需要考慮的是需要工作在什么模式下,感量如何調(diào)節(jié)適中。尤其是多路輸出一定要注意負載調(diào)整率滿足需求,耦合的效果要好,比如采用并繞,均勻繞制,以及副邊匝數(shù)盡可能增多。MOS 管耐壓決定匝比,怎么選取合適的占空比,選取多大的 Bmax(一般小于 0.35,當然 0.3 更好,即時短路也不會飽和太嚴重)有的還需要增加屏蔽來整改 EMC,原副邊屏蔽一般加 2 層,外屏蔽 1 層就好。

大功率變壓器一般更多的是關注損耗,需要銅損和磁損達到平衡,還要考慮到風冷自然冷,電流密度多大合適,功率稍大(大于 150W)的一般電流密度相對取小些(3.5-4.5),功率小的(5.0-7.0)。

還要清楚電源過的什么安規(guī),擋墻是不是足夠,層間膠帶是否設置合理也是不可以忽視的,一旦要做認證去改變壓器也是影響進度的。

問題十一

我們真的需要到迷戀設計工具,依賴仿真的地步嗎?

電源的設計工具主要用在以下幾個方面:1. 選擇磁芯及設計變壓器 2. 環(huán)路仿真設計 3. 主功率拓撲仿真 4. 模擬電路仿真 5. 熱仿真(針對大功率)6. 計算工具(計算書) 等等。

對于新人來說,我給的建議少用工具,多計算,自己把握設計的過程,因為工具是人做的,不同人的設計習慣差異,不能用一個固定的設計模式來設計不同的電源。

有些仿真可以與設計相結(jié)合:比如環(huán)路設計好后是很難直接滿足設計需求的,仿真可以在試驗前很好驗證,但仿真也不是完全和試驗一樣,至少不會差太遠。

熟練運用 Mathcad 和 Saber 也是必要的,只是很多我們需要弄清原理的層面,把工具只需要當做計算器來使用,更快速方便更高效來滿足我們設計就好,想純依賴工具來設計電源,無疑是走入極大誤區(qū)。

問題十二

評判一塊電源板 LAYOUT 好壞有哪些地方能一陣見血發(fā)現(xiàn)?

什么樣的 PCB 是一塊好的 PCB,至少要滿足以下一個方面:1. 電性能方面干擾小,關鍵信號線及底線走的合理,各方面性能穩(wěn)定(前提是電路無缺陷)。2. 利于 EMC,輻射低,環(huán)路走的合理。3. 滿足安規(guī),安規(guī)距離滿足要求。4. 滿足工藝,量產(chǎn)可生產(chǎn)性,以及減小生產(chǎn)成本。5. 美觀,布局規(guī)則有序(器件不東倒西歪),走線漂亮美觀,不七彎八繞的。

如何才能做到以上幾點,分享我的布板經(jīng)驗:

1. 布局前,了解清楚電源的規(guī)格書,電源的規(guī)格,有無特殊要求,以及要過的安規(guī)標準。

結(jié)構(gòu)輸入條件是不是準確,以及風道的確認,輸入輸出端口的確認,以及主功率流向。

工藝路線選取,根據(jù)器件的密度,以及有無特殊器件,選擇相對應工藝路線。

2. 布局中,注意合理的布局,保證四大環(huán)路盡可能小,提前預判后續(xù)走線是否好走。變壓器的擺放基本決定了整體的布局,一定要慎重,放到最佳位置。EMI 部分的布局流向清晰,與其它主功率部分有清晰的隔離帶。減少受到主功率開關器件的干擾。各吸收回路的面積盡可能小,散熱器的長度以及位置要合理,不擋風道。

3. 走線部分,輸入 EMI 電路的走線是否滿足安規(guī),原副邊距離,輸入輸出對大地的距離都要滿足安規(guī)。走線的粗細是否滿足足夠的電流大小,關鍵信號(例如驅(qū)動信號,采樣信號,地線是否合理),驅(qū)動信號不要干擾敏感信號(高頻信號);采樣信號是否采樣準確,是否會受到干擾;地線是否拉得合理(有時需要單點接地,有時需要多點接地跟實際需要有關),主功率地和信號地嚴格區(qū)分開,原邊芯片地從采樣電阻取,不要從大電解?。ㄓ绕涫遣蓸与娮韬痛箅娊獾鼐嚯x遠時),VCC 的地前級地回大電解,二級電容地接芯片,反饋信號也單點接 IC,地單點接 IC。散熱器的地必須接主功率地,不能接信號地等等很多的細節(jié)要求。

問題十三

電源的元器件你懂多少?MOS 管結(jié)電容多大,對哪些有影響?RDS 跟溫度是什么關系?肖特基反向恢復電流影響什么?電容的 ESR 會帶來哪些影響?

電源中的設計的器件類型很多,主要有半導體器件如:MOS 管,三極管,IC,運放,二極管,光耦等;磁性器件:電感,變壓器,磁珠等;電容:Y 電容,X 電容,瓷片電容,電解電容,貼片電容等;每種器件都有其規(guī)格,極限參數(shù)。

常 規(guī)的參數(shù)在我們選型很容易把握,例如選取 MOS 管,耐壓參數(shù)肯定會考慮,額定電流也會考慮,導通電阻我們會考慮,但還有一些寄生參數(shù)以及一些隨溫度變化特 性的參數(shù)卻很少去注意,或者只有在發(fā)現(xiàn)問題的時候才會去找。導通電阻 Rds(on)隨溫度升高其阻值是變大的,設計 MOS 管損耗時要考慮到其工作的環(huán)境溫 度。結(jié)電容影響到我們的開通損耗,也會影響到 EMC。

肖特基二極管耐壓,額定電流一般很好注意,有些參數(shù)例如導通壓降在溫度升高時會減小,反向恢復時間短,不過漏電流大(尤其是考慮到高溫時漏電流影響就更大了),寄生電感會引起關斷尖峰很高。

電容一個重要參數(shù) ESR,在計算紋波時通常會考慮,ESR 一般與 C 的關聯(lián)是很大的,不過不同廠家的品質(zhì)因素影響也是很巨大,一定要具體分清楚。

一般估算公司可參考:ESR=10/(C 的 0.73 次方),電容在高溫時壽命會縮短,低溫時容量會減小,漏電流也會增加等等;

當然器件在特殊情形表現(xiàn)出來的特性差異是值得我們思考的問題,請大家多多思量,對于我們解決特殊情況下的問題非常有幫助。

問題十四

你對磁性材料了解多少,磁環(huán)和磁芯有哪些差異?低磁環(huán)和高磁環(huán)用在什么情況?

磁 性器件對開關電源的重要性不言而喻,可以說是電源的心臟部位。 磁性材料的種類也繁多,常用來做變壓器的一般是鐵氧體材料,主要是價格便宜,開關頻率最大 能做到 1000K,夠一般情況下使用了。鐵氧體磁芯既可以做主變壓器也可以做電感,如 PFC 電感(一般鐵硅鋁材質(zhì)居多,性價比高),儲能電感也可以。當然 在要求高的情況下,尤其是大功率一般用磁環(huán),主要是感量可以做大,不易飽和,相對鐵氧體磁芯來說,不過缺點是價格貴,尤其是大電流,繞制工藝較困難。磁環(huán) 也分高 U 值和低 U 值,主要也是磁環(huán)的材料不同照成,高 U 環(huán)磁環(huán)外觀是綠色,一般 EMI 電路的共模電感選用,感量會相對較大濾低頻,顏色偏灰的是低 U 環(huán),感 量很低,濾高頻。一般為了 EMC 都是搭配使用效果一般都比較好!

問題十五

電源損耗是怎么分布的?MOS 管損耗?變壓器損耗?變壓器除了直流損耗,還有交流損耗怎么算的?

電源損耗一般集中在以下一些方面:1.MOS 管的開通損耗及導通損耗。2. 變壓器的銅損和鐵損;3. 副邊整流管的損耗;4. 橋式整流的損耗。5. 采樣電阻損耗;6. 吸收電路的損耗;7. 其它損耗:PFC 電感損耗,LLC 的諧振電感損耗,同步整流的 MOS 管損耗。等等。。。

針對這些損耗,適當?shù)臏p小可以提升效率。1. 針對 MOS 管可選用開關速度快的,導通電阻低的,電路上課采用軟開關。2. 針對變壓器:選擇合適大小的磁芯,磁 芯太小損耗會大,很難做到銅損和鐵損平衡。尤其是銅損不僅有直流損耗還有交流損耗,交流損耗一般比直流損耗還大 2 倍,因為銅線在高頻下的交流阻抗比直流阻 抗大的多,計算時一定要充分估算進去。

問題十六

電源中的熱設計,散熱器是怎么選擇的?散熱器設計需要考慮什么?

散熱器的設計是開關電源的一個重點,散熱器主要是針對我們的發(fā)熱器件溫升過高,需要采用散熱器來降低熱阻來達到降低溫升的作用!

主要發(fā)熱器件:整流橋,MOS 管,整流二極管,變壓器,電感等等。

散熱器的大小選擇一般根據(jù)損耗的功率,需要的溫升來計算熱阻,根據(jù)熱阻來選擇相應面積的散熱器 。

當然也需要一些輔助的方式,比如在器件和散熱片間涂散熱膏,有會有些效果。比較小的空間可采用型材散熱,體積小,散熱面積大。

特殊器件有特殊的處理:如變壓器可將變壓器底下的 PCB 板挖空散熱,也可以在變壓器上用導熱泥貼散熱片的方式。電感也可以加銅環(huán)散熱等等。。。

問題十七

LLC 的輸出濾波電容怎么決定的?受哪些因素影響?

輸 出濾波電容對輸出紋波至關重要,選擇合適的濾波電容需要從成本及紋波需求考慮,當然對每種拓撲濾波電容的選取都是按照輸出紋波需求,紋波電流所對應的 ESR 值來選取對應的電容,當然電容的容量與 ESR 的關系跟電容的品質(zhì)也有著很重要的關系,之前已經(jīng)討論過其關系式。紋波電壓時我們的需求,一般按照 50mv 的需求的話,設計留有余量一般選擇 10mv。(考慮到 PCB 板濾波效果,電容低溫容值降低),紋波電流計算式如下:

問題十八

移相全橋的驅(qū)動是什么實現(xiàn)的?何為移相?移相帶來什么?

移相全橋目前在中大功率使用中,也是用的很火,受歡迎程度僅次于 LLC 諧振半橋。之前已經(jīng)比較過不同拓撲的使用情況,這里就專門介紹下移相全橋的特點。

移相全橋特點一:驅(qū)動比較復雜,導致控制電路復雜,成本很高,原因是移相全橋一般有 4 個 MOS,對驅(qū)動能力要求很高,一般 IC 很難做到,需要對驅(qū)動能力通過外置 MOS 管放大使用,又為了加強可靠性一般采用隔離變壓器來驅(qū)動 MOS 管。

移 相全橋特點二:移相,為什么要移相,移相帶來什么,跟普通全橋有什么區(qū)別。移相針對的是同一組的 MOS 管,讓 2 個 MOS 管依次導通,可以降低開關損耗。超 前臂橋?qū)崿F(xiàn) ZVS 同時,副邊處于續(xù)流,原邊電流被二極管分擔,MOS 管電流也很小,近似零電流導通,滯后臂橋可以零電壓導通。

移相全橋特點三:工作過程復雜,二個輸出功率狀態(tài)(靠原邊提供能量),二個續(xù)流狀態(tài)(靠副邊電感及電容提供供能量),四個死區(qū)(來分別實現(xiàn)每個 MOS 管軟開通 I)

只是為了給新手了解移相全橋,作為開關電源比較重要的拓撲一部分,它的重點和難點在哪里。

問題十九

大功率若追求效率,無橋 PFC 是怎么實現(xiàn)的?原理是什么?

很 多人都聽說過無橋 PFC,不過真正使用起來并不很常見,原因是無橋 PFC 相比普通有橋 PFC 效率上固然有提升,一般也就在 1-2%,若不是追求高效,一般 都不會使用,成本太高。根據(jù)無橋 PFC 的特點,其實整流橋并沒有真正省去不用,只是當做交流輸入正負半軸的隔離使用,簡單來說相當于普通二個 PFC,交流 正負半軸各一個,相應的 PFC 電感也會增加一個,MOS 管也會增加一個,驅(qū)動 IC 也會復雜一些,對于大功率為了做高效,檢測電阻用變壓器繞組來做,可以減 小損耗。之前接觸過一個 960W 用無橋 PFC+LLC 效率達到 96.5%,不過最終因為客戶要求輸入電壓交流和直流都能滿足,這時候無橋 PFC 就不能在直 流下發(fā)揮很好的作用就否決了。

問題二十

電力電源中為什么用到三相電?三相三電平是怎么實現(xiàn),三電平帶來了什么?

三相電在電力電源中使用比較多,一般在大功率 1KW 以上或者上萬 W 的場合。三相電一般采用三相四線,其中一根是零線,四根線相當于能夠傳輸普通二相電三倍的功率,傳輸功率更大是其最大優(yōu)勢;其次三相電易于產(chǎn)生,目前最常見的三相異步電機,能簡單方便產(chǎn)生。

三 相三電平是怎么回事呢,因為三相電不能直接給某些用電設備供電,需要轉(zhuǎn)變成普通的二相電。一般過程,采用三相 PFC 轉(zhuǎn)換為直流電,直流電然后逆變成二相交 流電。這里面就牽涉到三電平技術(shù),三相電 PFC 整流出來不是普通正負 DC,而是三電平,也就是正 DC,零,負 DC。從這里也可以看出來采用三電平器件的應 力降低,諧波含量低,開關管損耗也低,這樣在高壓大功率場合優(yōu)勢就非常突出了。

問題二十一

電源中有很多保護電路,你最多能說幾種保護?怎么去實現(xiàn)?

電源的可靠性離不開保護電路,通常有哪些保護電路呢?

1. 輸入欠壓過壓很常用,對交流信號采樣。

2. 輸出過壓保護,一旦電源開關能鎖機對電源可靠性也有幫助。

3. 過流保護,有的是采用恒流做過流,有的采用限功率來做過流,當然也可以鎖機來做,目的一個可靠性,方法很多種。最可靠的保護一定是鎖死而不是打嗝!

4. 過溫保護,采用熱敏對變壓器或者是環(huán)境溫度等方式檢測,來反饋給到 IC 鎖機或者打嗝。

5. 短路保護,短路可以打嗝,同樣也可以鎖機。

這些是一般電源常用的,有的可以說是必備的保護電路。所以看好規(guī)格書選擇合適的 IC 來做保護功能更方便的保護電路。我用過一款 LD7522 做反激,這些功能就能很好,可以簡單全部的做出來。

問題二十二

一般的 LDO 和高 PSRR 的 LDO 有甚么分別?

這個問題問得非常典型,其實一般的 LDO 是起到穩(wěn)定電壓的作用,它對溫波造成的控制抑制基本集中在 10K 以下,在典型的 LDO 數(shù)據(jù)手冊里面,在 10K 或是 100K 以下的 PSR 通常是在 40DB 以下,因為此時的 LDO 誤差放大器基本上已經(jīng)失去了放大能力。對于實際的需求來說,很多 DCDC 電源它的溫波頻率是在幾百 K 甚至上兆,如果是一個普通的 LDO,對于這樣的噪聲抑制沒有任何能力,它只對聲頻范圍有抑制能力,對于需要射頻應用的場合,LDO 通常是無能為力的,而高 PSR 的 LDO 則能提供這方面的抑制,所以這也是一個根本上的完全不同的區(qū)別。

問題二十三

搞電源不懂市場?你搞的電源何去何從?開發(fā)出了沒用?替老板賺到錢才有用。

終于到了最后一個問題,電源市場問題一般工程師可能關注的少,注重研發(fā)是錯誤。項目成功不是做出來,而是賺到少的錢。

舉個例子:你一年做了三個項目累死累活,賺了 100 萬,另一個人一年就做了一個項目,比做三個項目輕松多了,一年賺了 1000 萬,老板喜歡哪個?

有的人說項目又不是我們選擇,怎么知道賺不賺錢,但是賺錢項目的特點我們要熟悉啊,什么樣的電源市場上比較火啊,你清楚嗎?按照自己公司現(xiàn)有的模式來開發(fā), 有沒有和大公司的設計差距啊。不是說項目能不能做出來,而是能不能最優(yōu)的做出來,其實站在研發(fā)角度也就是如何選擇最優(yōu)拓撲,做省方案。

審核編輯 黃昊宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
收藏 人收藏

    評論

    相關推薦

    pmu電源管理單元設計遇到的問題

    在設計PMU(電源管理單元)電源管理單元時,可能遇到一系列技術(shù)挑戰(zhàn)和問題。這些問題涵蓋了從電路設計、布局布線、電磁兼容性(EMC)到熱管理等多個方面。以下是一些常見的設計問題及其
    的頭像 發(fā)表于 09-23 09:59 ?180次閱讀

    采用opa452系列的運放來擴充ref5010的電壓,請問應注意那些問題?

    我想采用opa452系列的運放來擴充ref5010的電壓,請問應注意那些問題,這類運放是否合適。不行你們推薦用哪種?
    發(fā)表于 09-14 09:17

    放大器參數(shù)漂移怎么解決?

    目前做一個項目,運放輸出電壓隨時間和溫度均漂移,對系統(tǒng)影響很大,該項目要求后續(xù)AD處理 要達到106dB動態(tài)范圍。請專家指點遇到類似需求在放大器選型以及設計中應該注意那些問題,才能很好的抑制參數(shù)溫漂、時間漂移。進一步的,有沒有典型的漂移補償抑制電路可用,謝謝
    發(fā)表于 09-10 08:22

    使用CAN盒時遇到的問題和解決方案

    使用CAN盒(Controller Area Network Box)時,用戶可能遇到一系列問題,這些問題涉及硬件連接、軟件配置、通信穩(wěn)定性以及故障排查等多個方面。
    的頭像 發(fā)表于 08-30 11:49 ?431次閱讀

    變頻電源工作中可能出現(xiàn)的問題?

    問題,需要及時解決。 1、短路和輸出電壓不穩(wěn)定 短路可能由連接線短路、輸出端子故障或設備本身故障引起,因此我們需要仔細檢查各個部分,及時修理或更換有問題的部件。 2、輸出電壓不穩(wěn)定 可能是由于多種原因造成的,如電源
    的頭像 發(fā)表于 06-03 11:25 ?372次閱讀
    變頻<b class='flag-5'>電源</b>工作中<b class='flag-5'>可能</b>出現(xiàn)的問題?

    12個電路+10個知識點,透了開關模式下的電源電流檢測!

    電流檢測電阻RSENSE。 圖4. 帶低端RSENSE的降壓轉(zhuǎn)換器 這種配置通常用于谷值模式控制的電源。它對噪聲可能也很敏感,但在這種情況下,它在占空比較大時很敏感。谷值模式控制的降壓轉(zhuǎn)換器支持高
    發(fā)表于 04-30 09:58

    如何解決連接國外大帶寬服務器時可能遇到的問題

     相信很多小白用戶會對如何解決連接國外大帶寬服務器時可能遇到的問題感興趣,RAK部落小編就為您整理發(fā)布如何解決連接國外大帶寬服務器時可能遇到的問題。
    的頭像 發(fā)表于 03-19 12:00 ?454次閱讀

    STM32F405RGT6供電電源VDD與VDDA可以使用不同的電源供電嗎?

    由于項目要用到DAC和ADC通道,想VDD與VDDA用不同的電源供電,不知可不可以?VDDA用3.3V高精度電源供電。如果可以,還有那些問題需要注意。謝謝!
    發(fā)表于 03-14 07:01

    FPC設計需要特別注意的那些問題

    軟板采用的是覆蓋膜作為阻焊層,覆蓋膜需要先開窗,再貼合,焊盤到線需要有0.2mm的間距,且阻焊橋要有0.5mm以上,即兩焊盤間距要有0.5mm以上才能保橋,否則只能建議客戶開通窗,接受露線制作。
    發(fā)表于 02-23 13:58 ?1343次閱讀
    FPC設計需要特別注意的<b class='flag-5'>那些問題</b>

    如何解決開關電源調(diào)試中遇到的問題?

    一般在使用電氣設備之前都會調(diào)試,以便及時發(fā)現(xiàn)問題并采取措施解決。開關電源也一樣會進行調(diào)試,那么在調(diào)試開關電源的過程中會遇到哪些問題呢?又該如何解決呢?
    的頭像 發(fā)表于 01-29 16:39 ?534次閱讀

    小型化、效率化的AC/DC適配器電源IC U6117簡析

    電源行業(yè)環(huán)保、利潤,競爭比較大,必須滿足市場的要求,滿足環(huán)境的要求,滿足研發(fā)的要求,才能獲得良性發(fā)展。
    的頭像 發(fā)表于 12-11 15:54 ?874次閱讀

    改變我們生活的鋰離子電池 | 第四:什么是全固態(tài)電池?實用化的可能性有多大?

    改變我們生活的鋰離子電池 | 第四:什么是全固態(tài)電池?實用化的可能性有多大?
    的頭像 發(fā)表于 12-05 16:59 ?892次閱讀
    改變我們生活的鋰離子電池 | 第四<b class='flag-5'>講</b>:什么是全固態(tài)電池?實用化的<b class='flag-5'>可能</b>性有多大?

    芯片設計中的verilog是什么

    相信不少人都聽過verilog這個詞,今天我就想講一我所理解的verilog是什么。
    的頭像 發(fā)表于 12-04 13:52 ?1011次閱讀

    畫PCB可能遇到的問題和解決辦法

    不知道你有沒有在畫PCB呢,在畫的時候,遇到了些什么問題呢?
    的頭像 發(fā)表于 11-13 14:18 ?3138次閱讀
    畫PCB<b class='flag-5'>可能</b><b class='flag-5'>遇到</b>的問題和解決辦法

    PCIe 5.0驗證實戰(zhàn),經(jīng)常遇到那些問題?

    PCIe 5.0是當前最新的PCI Express規(guī)范,提供了更高的數(shù)據(jù)傳輸速率和更大的帶寬。
    的頭像 發(fā)表于 10-27 16:23 ?920次閱讀
    PCIe 5.0驗證實戰(zhàn),經(jīng)常<b class='flag-5'>遇到</b>的<b class='flag-5'>那些問題</b>?