0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何使用RIGOL的高效混合信號示波器集合應對嵌入式設計挑戰(zhàn)

電子設計 ? 來源:eeweb ? 作者: RIGOL技術(shù) ? 2021-05-07 08:20 ? 次閱讀

本應用筆記討論了測試每個設計(特別是嵌入式系統(tǒng))質(zhì)量的最常見事物。它包括常見的錯誤源以及其他會影響或降低信號質(zhì)量的因素。還介紹了實現(xiàn)良好數(shù)據(jù)測量應遵循的技術(shù)和程序。更重要的是,它可作為用戶使用RIGOL的高效混合信號示波器集合應對嵌入式設計挑戰(zhàn)的一種指南。

嵌入式設計,尤其是利用低速串行信號的設計工作,是數(shù)字電子設計發(fā)展最快的領(lǐng)域之一。大量消費和工業(yè)電子產(chǎn)品中的模塊,FPGA處理器之間進行通信的需求正以驚人的速度增長。定制的通信協(xié)議和總線的使用對于設計效率和上市時間至關(guān)重要,但是存在有時難以分析和調(diào)試的風險。在嵌入式應用程序中使用低速串行數(shù)據(jù)時,最常見的問題來源和類型包括時序,噪聲,信號質(zhì)量和數(shù)據(jù)。我們將推薦現(xiàn)代示波器中可用的調(diào)試技巧和功能,這些功能將使調(diào)試這些復雜的系統(tǒng)變得更快,更容易。

錯誤時間類型

時序?qū)τ谌魏未袛?shù)據(jù)系統(tǒng)都是至關(guān)重要的,但是要找到與組件,傳輸長度,處理時間和其他變量相關(guān)的系統(tǒng)時序限制可能會很困難。讓我們從一個簡單的16位DAC電路開始。首先,請確保您了解所使用協(xié)議的數(shù)據(jù)和時序規(guī)范。它是否在時鐘沿對數(shù)據(jù)采樣?當我們?nèi)匀黄谕玫臄?shù)據(jù)時,時鐘和數(shù)據(jù)能相差多遠?換句話說:我們是否定義了時鐘同步錯誤預算?一旦了解了這些時序要求,便可以通過實驗驗證Tx和Rx硬件子系統(tǒng)?,F(xiàn)在我們可以分析系統(tǒng)級時序延遲和轉(zhuǎn)換的整體精度,因為我們可以以時間相關(guān)的方式直接測量邏輯和模擬通道。

o4YBAGCVBJ2AU0IjAAEYIOtJ2lo520.png

上面顯示的是一個簡單的示例,該示例測量通道2(藍色)上的某個位,該位驅(qū)動DAC輸出,從而在通道1(黃色)上產(chǎn)生正弦波。利用并行總線解碼(圖1),我們可以快速了解這條單線的過渡情況。但這并不能為我們提供所需的全部信息,因為DAC正在利用許多數(shù)據(jù)線來設置其輸出電平。

o4YBAGCVBKiAZCRGAADRJMh1Cd8995.png

獲取更完整的數(shù)據(jù)需要使用不同的方法。讓我們將所有DAC線(圖2)移到MSO的數(shù)字輸入上?,F(xiàn)在我們可以看到數(shù)字線路如何與DAC輸出真正協(xié)調(diào)。

pIYBAGCVBLSAXicSAACw3XV2z2s318.png

為了進一步研究,我們可以簡化解碼以顯示十六進制值(圖3)并放大,以便我們可以查看解碼后的數(shù)據(jù)。另外,如果我們想以圖形方式查看總線中的更改,我們可以在Logic Analyzer總線菜單中使用一個稱為plot的函數(shù)(圖4)。

o4YBAGCVBL6ABYsUAADfvN_C-8o356.png

這樣可以圖形化地顯示位模式,以便于進行直觀的分析。這是與DAC和A2D一起使用的完美選擇,因為如果編碼或解碼方案出現(xiàn)問題,您可以立即獲得反饋。

噪聲

正確的串行數(shù)據(jù)測量中最常見的問題之一是系統(tǒng)噪聲的處理。這些測量中的噪聲可能來自多種來源,包括接地不良,帶寬問題,串擾,電磁干擾(EMI)問題。有時問題出在設備上,但是改進的探測和測量技術(shù)也可以顯著改善結(jié)果,而無需更換被測設備。好的第一步始終是確保我們使用的是最佳測量方法。

o4YBAGCVBMiAQCsFAAD4e_LRQQI728.png

我們按照從易到難的順序解決了這些問題。首先,我們可以看一下我們的探針連接。通常,我們會使用連接在探頭上的鱷魚夾接地帶進行接地。假設我們做得正確,但仍然有問題,我們可能需要改用接地彈簧。接地彈簧連接的位置更靠近探頭尖端,并顯著減小了連接的回路面積。這可以顯著改善噪聲和信號質(zhì)量(圖5),特別是對于高速信號或?qū)?a href="http://srfitnesspt.com/tags/電容/" target="_blank">電容耦合電壓敏感的信號。對于這些類型的測量,所有Rigol探頭均配有標準接地帶和接地彈簧。

如果仍然存在接地噪聲問題,請嘗試將設備與地面隔離。示波器最好通過插頭接地到AC電源接地。如果被測設備或系統(tǒng)的其余部分可以與地隔離,則可以消除接地環(huán)路。如果仍然存在接地噪聲問題,則可以考慮使用諸如RP1100D之類的差分探頭(圖6),該探頭可以在不參考示波器接地的情況下進行測量。

差分測量可能是清楚查看某些低速串行數(shù)據(jù)(例如LVDS總線)的唯一方法。這樣的總線會故意移動參考線以最大程度地增加帶寬并增加通信距離,但可能需要真正的差分探測或使用示波器的多個通道一起才能正確查看信號。Rigol有幾種不同的探頭類型可用于這些測量,包括RP1000D系列差分探頭(通常用于高壓浮動應用和RP7150 1.5 GHz差分探頭(圖7)或高速數(shù)據(jù)應用)。

訊號品質(zhì)

監(jiān)視和提高低速串行信號的質(zhì)量是調(diào)試過程的關(guān)鍵部分。即使不存在噪聲,阻抗不匹配,帶寬和負載錯誤等問題也會影響信號質(zhì)量。既然我們正在仔細研究這些信號的確切性質(zhì),那么重要的是驗證我們使用示波器進行這些測試的方式。對于信號質(zhì)量測試,我們將使用模擬通道,因為它們可以最好地查看信號中實際發(fā)生的情況,但是我們?nèi)詫⑦M行一些解碼。這需要一些額外的考慮。為了清楚地看到數(shù)據(jù)轉(zhuǎn)換,我們絕對應該使用盡可能高的采樣率。由于我們需要可視化高頻分量,因此應將數(shù)字總線比特率的5倍采樣視為最小值。以10倍的比特率進行采樣應該可以使我們看到任何問題。但是,當我們解碼信號時,示波器可能會使用全部存儲器數(shù)據(jù)的子集來處理解碼分析。

這一點很重要,因為您不必一定要以太高的速率完成解碼。當使用更標稱的接收器解碼數(shù)據(jù)時,這可能掩蓋您會發(fā)現(xiàn)的問題。在Rigol示波器上,解碼是在整個采集中散布的1 Mpts內(nèi)存上完成的。通過設置存儲深度和每格劃分的時間,用戶可以確定他們是希望直接從模擬點還是從子集進行解碼。以10倍的比特率進行采樣應該可以使我們看到任何問題。但是,當我們解碼信號時,示波器可能會使用全部存儲器數(shù)據(jù)的子集來處理解碼分析。

這一點很重要,因為您不必一定要以太高的速率完成解碼。當使用更標稱的接收器解碼數(shù)據(jù)時,這可能掩蓋您會發(fā)現(xiàn)的問題。在Rigol示波器上,解碼是在整個采集中散布的1 Mpts內(nèi)存上完成的。通過設置存儲深度和每格劃分的時間,用戶可以確定他們是希望直接從模擬點還是從子集進行解碼。以10倍的比特率進行采樣應該可以使我們看到任何問題。但是,當我們解碼信號時,示波器可能會使用全部存儲器數(shù)據(jù)的子集來處理解碼分析。這一點很重要,因為您不必一定要以太高的速率完成解碼。

當使用更標稱的接收器解碼數(shù)據(jù)時,這可能掩蓋您會發(fā)現(xiàn)的問題。在Rigol示波器上,解碼是在整個采集中散布的1 Mpts內(nèi)存上完成的。通過設置存儲深度和每格劃分的時間,用戶可以確定他們是希望直接從模擬點還是從子集進行解碼。當使用更標稱的接收器解碼數(shù)據(jù)時,這可能掩蓋您會發(fā)現(xiàn)的問題。在Rigol示波器上,解碼是在整個采集中散布的1 Mpts內(nèi)存上完成的。通過設置存儲深度和每格劃分的時間,用戶可以確定他們是希望直接從模擬點還是從子集進行解碼。當使用更標稱的接收器解碼數(shù)據(jù)時,這可能掩蓋您會發(fā)現(xiàn)的問題。在Rigol示波器上,解碼是在整個采集中散布的1 Mpts內(nèi)存上完成的。通過設置存儲深度和每格劃分的時間,用戶可以確定他們是希望直接從模擬點還是從子集進行解碼。

數(shù)據(jù)

任何低速串行應用程序的關(guān)鍵是能夠快速,輕松地查看正在傳輸?shù)臄?shù)據(jù)。這意味著增加了在示波器上執(zhí)行嵌入式解碼的功能。解碼會同時影響示波器的觸發(fā)和顯示。它將解碼的總線顯示添加到儀器的屏幕。您可以將值解碼為ASCII或十六進制,八進制或二進制數(shù)據(jù),具體取決于您要查看的內(nèi)容?,F(xiàn)在,您還可以觸發(fā)這些值,以確保您正在查看最感興趣的數(shù)據(jù)包。

尋找

適當?shù)倪^采樣和帶寬的關(guān)鍵

如上所述,正確的采樣對于進行正確的測量以及完全調(diào)試低速串行接口至關(guān)重要。模擬信號的一個好的經(jīng)驗法則是您要測量的信號帶寬的5倍。這樣可以將您的上升時間誤差限制在2%左右。要查看有關(guān)高頻信號分量的最佳細節(jié),請設置您的示波器以使采樣率也達到5-10倍。當使用數(shù)字信號時,這意味著以一位寬度采樣5次。在數(shù)字線路上進行采樣或用于解碼時,過采樣的重要性不那么重要,但請設置測量設備,使其與最終使用的LSS接收器相似。這使您有最大的機會專注于可能會導致問題的實質(zhì)性錯誤。

接地,噪聲和差分信號

正確探測和理解差分參考信號與接地參考信號的使用對于調(diào)試很重要。如果您的數(shù)據(jù)線未接地,請確保了解接地環(huán)路和接地耦合噪聲對測量的影響。使用適當?shù)奶筋^技術(shù)和示波器上的高級降噪功能來限制噪聲源。如有必要,將差分探頭添加到您的測量系統(tǒng)中以提高

測量質(zhì)量。

如何最好地查看低速串行信號

有很多方法可以在現(xiàn)代示波器上分析,查看和評估LSS總線活動。最佳方法因要查看噪聲,速度或同步的單個位轉(zhuǎn)換而有所不同。是否要查看完整的數(shù)據(jù)包;或者您想比較較長時間段內(nèi)的數(shù)據(jù)包和數(shù)據(jù)包時序。確保您的基準測試工具可以讓您看到所需的一切,并熟悉縮放,記錄模式,事件表,深度內(nèi)存和自動測量等功能,以及在考慮測試計劃時它們?nèi)绾蜗嗷プ饔靡约叭绾卧谒鼈冎g進行最佳轉(zhuǎn)換。理想情況下,示波器使您能夠查看所需的所有結(jié)果并快速切換模式以獲取更多信息。

結(jié)束語

數(shù)字數(shù)據(jù)的嵌入式設計和調(diào)試是廣泛的消費和工業(yè)應用中不斷增長的測試要求。擁有正確的混合信號示波器可以使查看,分析和解決包括時序,噪聲,信號質(zhì)量和數(shù)據(jù)在內(nèi)的問題變得更加容易和快捷。這提高了工程效率和上市時間。Rigol的支持UltraVision的示波器系列包括從70到500 MHz的混合信號選項,以及此處討論的方法和測量的標準或可選功能,是功能強大的臺式儀器,以前所未有的價值提供了不折不扣的性能。

編輯:hfy

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1624

    文章

    21573

    瀏覽量

    600704
  • 示波器
    +關(guān)注

    關(guān)注

    113

    文章

    6150

    瀏覽量

    184096
  • 接收器
    +關(guān)注

    關(guān)注

    14

    文章

    2451

    瀏覽量

    71712
  • 串行信號
    +關(guān)注

    關(guān)注

    0

    文章

    26

    瀏覽量

    8479
  • 差分測量
    +關(guān)注

    關(guān)注

    0

    文章

    5

    瀏覽量

    5901
收藏 人收藏

    評論

    相關(guān)推薦

    RIGOL發(fā)布MSO4000系列混合信號示波器

     北京普源精電科技有限公司(以下簡稱:RIGOL)宣布,推出MOS4000系列混合信號示波器。這款產(chǎn)品的帶寬最大為500MHz,并具有20路測試通道,以及業(yè)內(nèi)同級別MSO中最深的存儲深
    發(fā)表于 06-06 14:48 ?1322次閱讀

    使用泰克混合信號示波器 調(diào)試混合信號嵌入式設計

    使用泰克混合信號示波器 調(diào)試混合信號嵌入式設計使用泰克混合
    發(fā)表于 11-26 09:56

    嵌入式物聯(lián)網(wǎng)的硬件設計挑戰(zhàn)

    物聯(lián)網(wǎng)硬件系統(tǒng)的挑戰(zhàn)為物聯(lián)網(wǎng)生態(tài)系統(tǒng)中的嵌入式設備設計硬件需要深思熟慮的規(guī)劃。原因是,嵌入式設計人員在為物聯(lián)網(wǎng)設備設計硬件系統(tǒng)時面臨一些挑戰(zhàn)。下面列出了設計
    發(fā)表于 08-16 14:28

    什么是混合信號嵌入式設計?

    當前的嵌入式設計工程師面臨著系統(tǒng)復雜程度日益提高的挑戰(zhàn)。典型的嵌入式設計可能會包括各種模擬信號、高速和低速串行數(shù)字通信、微處理器總線等等。I2C和SPI等串行協(xié)議通常用于芯片間通信,但
    發(fā)表于 08-30 06:02

    傳統(tǒng)設計模式所應對挑戰(zhàn)是什么

    傳統(tǒng)設計模式所應對挑戰(zhàn)是什么嵌入式系統(tǒng)開發(fā)工具的發(fā)展趨勢是什么
    發(fā)表于 04-27 06:08

    示波器是怎樣應對測量挑戰(zhàn)的?

    示波器是怎樣應對測量挑戰(zhàn)的?
    發(fā)表于 05-10 06:32

    如何去應對模擬混合信號器件的測試挑戰(zhàn)

    有什么方法可以應對模擬混合信號器件的測試挑戰(zhàn)嗎?
    發(fā)表于 05-11 07:15

    如何對混合信號嵌入式設計進行調(diào)試?

    如何利用混合信號示波器去調(diào)試混合信號嵌入式設計?
    發(fā)表于 05-12 06:45

    混合信號示波器調(diào)試嵌入式混合信號設計

    混合信號示波器調(diào)試嵌入式混合信號設計 今天基于微控制器(MCU)和數(shù)字
    發(fā)表于 03-22 10:50 ?9次下載

    使用泰克混合信號示波器和臺式儀器簡化嵌入式系統(tǒng)調(diào)試

    混合信號示波器嵌入式系統(tǒng)驗證調(diào)試的理想工具一臺儀器具有4個模擬+16個數(shù)字通道串并行總線的自動觸發(fā)和解碼Wave Inspector®波形導航提供的搜索和標記功
    發(fā)表于 06-29 18:08 ?31次下載

    LECROY MS系列混合信號示波器

    混合信號示波器(MSO)為設計和調(diào)試當前嵌入式系統(tǒng)提供了理想的工具,它提供了唯一的方式,在發(fā)生時可以同時實時查看模擬信號、數(shù)字
    發(fā)表于 04-06 15:34 ?32次下載

    使用泰克MSO4000混合信號示波器調(diào)試混合信號嵌入式設計

    當前的嵌入式設計工程師面臨著系統(tǒng)復雜程度日益提高的挑戰(zhàn)。典型的嵌入式設計可能會包括各種模擬信號、高速和低速串行數(shù)字通信、微處理器總線等。I2C和SPI等串行協(xié)議通常用于芯
    發(fā)表于 05-22 11:46 ?38次下載

    使用泰克混合信號示波器調(diào)試混合信號嵌入式設計應用指南

    使用泰克混合信號示波器調(diào)試混合信號嵌入式設計應用指南
    發(fā)表于 10-24 09:14 ?17次下載
    使用泰克<b class='flag-5'>混合</b><b class='flag-5'>信號</b><b class='flag-5'>示波器</b>調(diào)試<b class='flag-5'>混合</b><b class='flag-5'>信號</b><b class='flag-5'>嵌入式</b>設計應用指南

    是德科技使用混合信號示波器調(diào)試嵌入式混合信號設計

    是德科技使用混合信號示波器調(diào)試嵌入式混合信號設計
    發(fā)表于 10-24 09:43 ?12次下載

    什么是混合信號示波器?如何幫助您進行測試呢

    今天基于微控制器(MCU)、現(xiàn)場可編程邏輯門陣列(FPGA)和數(shù)字信號處理器(DSP)的嵌入式設計一般都會同時包含模擬信號和數(shù)字信號成分。設計工程師以往使用
    的頭像 發(fā)表于 07-23 17:32 ?1043次閱讀