pcb板內(nèi)的阻抗有多大變化？

突然有一天，公司接了個(gè)加急制板項(xiàng)目，讓我來(lái)做可制造性檢查和分析。

在檢查阻抗設(shè)計(jì)時(shí)，看到客戶的PCB內(nèi)層有這樣的一個(gè)設(shè)計(jì)，差分線的旁邊做了部分浮銅包地。

阻抗線中間的包地銅皮比較細(xì)，形成了空接線，在加工時(shí)容易產(chǎn)生細(xì)銅偏移扭曲，導(dǎo)致地網(wǎng)絡(luò)與阻抗線短路。

空接線為什么會(huì)產(chǎn)生短路，具體原因詳見高速先生往期文章《小問(wèn)題大不良，細(xì)節(jié)不注意全局出問(wèn)題》。

我經(jīng)過(guò)實(shí)際的測(cè)量，發(fā)現(xiàn)銅皮與走線的間距為6mil.，然后我打開了鉆孔文件，發(fā)現(xiàn)在差分線周圍的銅皮上設(shè)計(jì)有回流地孔，并且成對(duì)角分布。

拋開生產(chǎn)的不良影響，單從SI的角度去考慮，這個(gè)設(shè)計(jì)對(duì)信號(hào)影響比較大，制板的最終結(jié)果要和客戶的設(shè)計(jì)差之千里。

我和客戶提了修改建議，但是客戶還是想堅(jiān)持自己。

于是我們SI的亮亮童鞋專門從仿真的角度，做了一個(gè)3D建模，來(lái)分析這個(gè)差異。

如下圖3D模型，走線與浮銅間距6mil（兩個(gè)孔分布在兩端）

仿真結(jié)果：

有浮銅包地和無(wú)浮銅包地阻抗比對(duì)（有浮銅包地比沒(méi)有浮銅包地降低了2.7歐姆）

有浮銅包地和無(wú)浮銅包地插損比對(duì)（有浮銅比沒(méi)有浮銅在2Ghz左右存在諧振。）

有浮銅包地和無(wú)浮銅包地回?fù)p比對(duì)（有浮銅比沒(méi)有浮銅增加了7dB左右。）

結(jié)論：

此類鋪銅方式，對(duì)于基頻大于400Mhz（5倍頻）的信號(hào)來(lái)說(shuō)存在風(fēng)險(xiǎn)。

優(yōu)化建議：

第一優(yōu)先：如果銅皮不是必要的（共面阻抗或者隔離防護(hù)），建議刪除。

第二優(yōu)先：如果一定需要銅皮，最重要的是間距，銅皮和走線的間距決定耦合強(qiáng)度，耦合強(qiáng)度將決定有多少返回電流通過(guò)銅皮回流，并且盡量將阻抗線周圍包地完整，不要出現(xiàn)包地不連續(xù)的情況。

如果差分線與銅皮有足夠多的間距，那么它的周圍是否有沒(méi)有銅皮包地，銅皮上打沒(méi)有打孔，對(duì)阻抗都不會(huì)有大的影響。所以優(yōu)化銅皮和走線間距是最有效的手段。

第三優(yōu)先：如果間距也不能改，銅皮上的孔就是影響信號(hào)的重要因素，即建議在銅皮上均勻加孔，至少是在銅皮兩端加孔，如果只有一個(gè)孔，將會(huì)是最差的結(jié)果，比不加孔的差異更大。只打一個(gè)地孔（在特定情況下）與不加地孔的差異差不多。

我將最終的結(jié)論發(fā)給客戶，在詳細(xì)的仿真結(jié)果面前，客戶愉快的接受了我們的建議，把PCB做了修改，板子很快投到了產(chǎn)線去。

編輯：hfy