基于12位采樣精度ADC芯片ADC12062實(shí)現(xiàn)數(shù)據(jù)采集測(cè)控系統(tǒng)的設(shè)計(jì)

1 前言

隨著計(jì)算機(jī)技術(shù)的飛速發(fā)展和普及，數(shù)據(jù)采集系統(tǒng)也迅速地得到應(yīng)用，在生產(chǎn)過(guò)程中， 應(yīng)用這一系統(tǒng)可對(duì)生產(chǎn)現(xiàn)場(chǎng)的工藝參數(shù)進(jìn)行采集、監(jiān)視和記錄，為提高產(chǎn)品質(zhì)量，降低成 本提供信息和手段。在科學(xué)研究中，應(yīng)用數(shù)據(jù)采集系統(tǒng)可獲得大量的動(dòng)態(tài)信息，是研究瞬 間物理過(guò)程的有力工具，也是獲取科學(xué)奧秘的重要手段之一。尤其是在電路測(cè)試與診斷過(guò) 程中，為了非常詳細(xì)、準(zhǔn)確地分析電路工作過(guò)程中的詳細(xì)信息，往往需要采集大量的電路 工作過(guò)程中電流、電壓、功耗等信號(hào)變化情況，并將這些采集的信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)以便后臺(tái)處理。

數(shù)據(jù)采集的任務(wù)，具體地說(shuō)，就是采集傳感器輸出的模擬信號(hào)并轉(zhuǎn)換成計(jì)算機(jī)能識(shí)別 的數(shù)字信號(hào)，然后送入計(jì)算機(jī)或相應(yīng)的信號(hào)處理系統(tǒng)，根據(jù)不同需要進(jìn)行相應(yīng)的計(jì)算和處 理，得出所需的數(shù)據(jù)；與此同時(shí)，將計(jì)算機(jī)得到的數(shù)據(jù)進(jìn)行顯示或打印，以便實(shí)現(xiàn)對(duì)某些 物理量的監(jiān)視，其中一部分?jǐn)?shù)據(jù)還將被控制生產(chǎn)過(guò)程中的計(jì)算機(jī)控制系統(tǒng)用來(lái)控制某些物 理量。在電路測(cè)試診斷過(guò)程中，在故障未被定位之前，需要采集的大量的信號(hào)，并快速進(jìn) 行分析與處理。因此整個(gè)信號(hào)采集過(guò)程中對(duì)采集處理芯片、處理算法的選擇是非常重要的， 直接關(guān)系到測(cè)試診斷系統(tǒng)的準(zhǔn)確性。

2 A/D 芯片的選取與配置

通過(guò)增加ADC 采樣位數(shù)或提高其采樣頻率，可以有效降低量化噪聲，但由于受工藝等 限制，ADC 的位數(shù)限制在一定的范圍內(nèi)，同時(shí)兼顧后續(xù)處理器實(shí)際處理數(shù)據(jù)能力，保證采 樣數(shù)據(jù)實(shí)時(shí)處理，ADC 的采樣頻率不宜太高，否則采集的數(shù)據(jù)將無(wú)法及時(shí)處理。對(duì)ADC 采 樣速率和位數(shù)的選擇將直接影響著后續(xù)微處理器的運(yùn)算量，因此在本文設(shè)計(jì)時(shí)，必須考慮測(cè) 控系統(tǒng)的實(shí)時(shí)性要求。本系統(tǒng)中微處理器通過(guò)中斷讀取A/D 轉(zhuǎn)換數(shù)據(jù)，然后進(jìn)行數(shù)字式平 均算法。要在兩次中斷時(shí)間間隔內(nèi)完成如此多的運(yùn)算，一方面要求處理器的速度要快；另一 方面要求處理時(shí)間間隔盡可能長(zhǎng)，此可通過(guò)適當(dāng)增加相鄰中斷的間隔時(shí)間來(lái)實(shí)現(xiàn)，即降低 ADC 的采樣速率實(shí)現(xiàn)。從提高信噪比的角度考慮，利用過(guò)采樣技術(shù)，其采樣頻率越高越好； 但從處理器數(shù)據(jù)處理的實(shí)時(shí)性角度出發(fā)，采樣頻率不宜太高。

本文應(yīng)用的測(cè)控系統(tǒng)中，按照測(cè)控需求，每個(gè)信號(hào)周期內(nèi)通常采樣 96 個(gè)點(diǎn)，采樣值累 加次數(shù)為4096 次，若采樣頻率選擇為1 MHZ，則平均每個(gè)采樣占用時(shí)間為0.393216 秒，為 了滿足測(cè)控實(shí)時(shí)性的要求。因此本系統(tǒng)設(shè)計(jì)中，ADC 的采樣頻率選擇為1MHZ。

從存儲(chǔ)器存儲(chǔ)數(shù)據(jù)的角度考慮，為了便于傳輸數(shù)據(jù)，最后的累加值若利用一個(gè)長(zhǎng)整形數(shù) 據(jù)格式（兩個(gè)字，共32 位）傳送，實(shí)現(xiàn)傳送比較方便，若系統(tǒng)中每點(diǎn)累加次數(shù)為4096 次， 則ADC 轉(zhuǎn)換的位數(shù)將不超過(guò)20 位（212＝4096，32－12＝20）。根據(jù)測(cè)控系統(tǒng)實(shí)際精度要 求，并借鑒國(guó)內(nèi)外相關(guān)電路經(jīng)驗(yàn)，本文設(shè)計(jì)采用12位采樣精度即可滿足系統(tǒng)實(shí)際要求。

綜合以上諸多考慮，本文的ADC 采用national semiconductor 公司的ADC12062，內(nèi)部 自帶采樣保持電路，12 位采樣精度，最高采樣頻率可達(dá)1MHZ，其基準(zhǔn)電壓為4.096V，則 最小可檢測(cè)電壓為＝1mV。ADC12062 采用先進(jìn)的CMOS 工藝，在高速數(shù)據(jù)轉(zhuǎn)換時(shí)功耗很 低，其功耗僅為75mW，適合于長(zhǎng)時(shí)間的穩(wěn)定工作，特別適合于低功耗要求的便攜式設(shè)備。 芯片的A/D 轉(zhuǎn)換工作時(shí)序如圖1 所示。

ADC12062 主要引腳的功能介紹：

ADC IN 模擬信號(hào)輸入引腳，其電壓輸入范圍為－0.005――4.95V。

/CS 片選信號(hào)，低電平有效，ADC 處A/D 轉(zhuǎn)換狀態(tài)。

/INI 中斷輸出信號(hào)，初始狀態(tài)為高電平，當(dāng)AD 轉(zhuǎn)換完成以后，變?yōu)榈碗娖綍r(shí)，通知微處理器ADC 轉(zhuǎn)換完成，數(shù)據(jù)已經(jīng)在數(shù)據(jù)線上，可以讀取數(shù)據(jù)。

/RD 讀控制信號(hào)，低電平有效，和同時(shí)為低時(shí)，可以讀取數(shù)據(jù)。

S-/H 采樣保持信號(hào)，下降沿觸發(fā)。該引腳接入控制采樣平臺(tái)發(fā)出的抽樣觸發(fā)脈沖，其下降沿觸發(fā)信號(hào)取樣。

/PD 低功耗控制模式，高電平時(shí)處于正常工作狀態(tài)；輸入低電平時(shí)，進(jìn)入低功耗模式。

本A/D 轉(zhuǎn)換模塊復(fù)位以后，ADC 首先處于低功耗狀態(tài)，直到處理器發(fā)送數(shù)據(jù)采集命令，控制其處于正常的A/D 轉(zhuǎn)換工作狀態(tài)。

3 量化與過(guò)采樣技術(shù)的實(shí)現(xiàn)

在A/D轉(zhuǎn)換中，量化過(guò)程是用離散值近似表示連續(xù)值的過(guò)程，由于數(shù)字信號(hào)只能取有限位，所以在量化過(guò)程中必然引入誤差，此誤差稱為量化噪聲。由

4 系統(tǒng)可靠性設(shè)計(jì)

為了保證 A/D 轉(zhuǎn)換模塊工作的可靠性，設(shè)計(jì)中需要增加可靠性的考慮。一種方法是在 ADC 的采樣信號(hào)輸入端采加入保護(hù)電路，保證輸入電壓幅度在ADC 的輸入動(dòng)態(tài)范圍內(nèi)。 ADC12062輸入電壓范圍為？ 50×10？3 ？ 4.95V，如果輸入電壓超過(guò)此范圍，則可能對(duì)器件 產(chǎn)生損壞，因此，必須要對(duì)其電壓輸入加保護(hù)措施。利用穩(wěn)壓二極管的單向?qū)щ娦?，限定?入信號(hào)的電壓范圍（如圖2 所示）。

由于放大后的采樣信號(hào)為交流小信號(hào)，其幅值有正有負(fù)，而 ADC 輸出為單極性數(shù)據(jù)， 為保證量化輸出數(shù)據(jù)的正極性。本系統(tǒng)設(shè)計(jì)時(shí)，將整個(gè)輸入信號(hào)的幅值整體向上平移。將交 流采樣信號(hào)和1/2 基準(zhǔn)直流電壓疊加，則ADC 輸入信號(hào)以1/2 基準(zhǔn)電壓為基線，電壓幅值 在其上下小幅度波動(dòng)。

第二個(gè)可靠性策略是模擬數(shù)字混合器件的地線處理，ADC 是含有模擬電路和數(shù)字電路 的混合集成電路芯片，數(shù)字地和模擬地都有獨(dú)立的地線引腳。為了避免數(shù)字噪聲耦合到模擬 電路，AD 芯片的模擬地和數(shù)字地引腳應(yīng)以最短距離連接到一起并引到模擬地上。將數(shù)字信 號(hào)和模擬信號(hào)遠(yuǎn)離，或?qū)⒛M信號(hào)輸入端用地線包圍起來(lái)，以降低分布電容耦合。盡量減少 回路環(huán)的面積，降低采樣噪聲。模擬地和數(shù)字地分開(kāi)布線，并在一點(diǎn)用敷銅相連。

ADC 界于模擬電路和數(shù)字電路之間，且通常被劃歸為模擬電路。為減小數(shù)字電路的干 擾，應(yīng)將模擬電路和數(shù)字電路分開(kāi)布局；為減小信號(hào)線上的分布電阻、電容和電感，應(yīng)盡量縮短導(dǎo)線長(zhǎng)度，并增大導(dǎo)線之間的距離；為減小電源線和地線的阻抗，應(yīng)盡量增大電源線和 地線的寬度，或采用電源平面、地平面。

5 創(chuàng)新點(diǎn)總結(jié)

本文的創(chuàng)新點(diǎn)是提出了一種高精度 A/D 轉(zhuǎn)換模塊設(shè)計(jì)方案，該方案可以用于實(shí)現(xiàn)測(cè)控 系統(tǒng)中信號(hào)采集與處理功能。本文設(shè)計(jì)的A/D 轉(zhuǎn)換模塊充分考慮了處理的實(shí)時(shí)性、系統(tǒng)的 可靠性以及擴(kuò)展性等方面的要求。不僅能夠滿足現(xiàn)有的實(shí)時(shí)測(cè)控需求，而且具有良好的兼容 性，能夠廣泛應(yīng)用于其他各種模擬信號(hào)與數(shù)字信號(hào)相互轉(zhuǎn)換的場(chǎng)合。

責(zé)任編輯：gt