0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

【ZYNQ Ultrascale+ MPSOC FPGA教程】第十七章Vitis準(zhǔn)備工程及注意事項(xiàng)

FPGA技術(shù)專欄 ? 來(lái)源:芯驛電子科技 ? 作者:芯驛電子科技 ? 2021-01-26 09:44 ? 次閱讀

原創(chuàng)聲明:

本原創(chuàng)教程由芯驛電子科技(上海)有限公司(ALINX)創(chuàng)作,版權(quán)歸本公司所有,如需轉(zhuǎn)載,需授權(quán)并注明出處。

適用于板卡型號(hào):

AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EG

1. 軟件環(huán)境

軟件開發(fā)環(huán)境基于Vivado 2020.1

2. 硬件環(huán)境

開發(fā)板型號(hào) 芯片型號(hào)
AXU2CGA xczu2cg-sfvc784-1-e
AXU2CGB xczu2cg-sfvc784-1-e

3. 批處理下載QSPI Flash

所有的工程目錄下都有個(gè)bootimage文件夾,存放了對(duì)應(yīng)的BOOT.bin文件,可將此文件拷貝到Vitis_image_download文件夾,覆蓋原有的BOOT.bin。也可以把BOOT.bin放到SD卡啟動(dòng)驗(yàn)證功能

o4YBAGAKMCaAbEBvAAAEm2gyXsg388.jpg

vitis_image_download文件夾在course_s2目錄下面,進(jìn)入文件夾,右鍵點(diǎn)擊program_qspi.bat,打開編輯

pIYBAGAKMCeARj6nAAATcdsfmRo828.jpgo4YBAGAKMCiAE4DrAAA1HlkatR8968.jpg

將program_flash路徑改成自己的軟件安裝路徑,保存并關(guān)閉。

pIYBAGAKMCiATACAAAAc_MQ8Obw470.jpg

雙擊program_qspi.bat,即可下載BOOT.BIN到QSPI FLASH,建議用JTAG模式下載。

o4YBAGAKMCmAE3GWAAA7uJJVw5c346.jpg

也可以采用SD卡啟動(dòng)方法,把BOOT.bin文件拷貝到SD內(nèi)啟動(dòng)。

4. 批處理建立Vitis工程

由于Vitis工程編譯后占用空間較大,因此為了節(jié)省大家寶貴的時(shí)間,我們提供了Vitis工程的批處理tcl腳本,在每個(gè)工程下都有個(gè)vitis文件夾,里面包含硬件描述文件xx.xsa,以及自動(dòng)創(chuàng)建工程的腳本

pIYBAGAKMCqAex9KAAAyLYSvUW4588.jpg

大家需要做的是編輯auto_create_vitis文件夾中的build_vitis.bat文件

o4YBAGAKMCqAYHs7AAAvJDpxXbQ518.jpg

將黃色框中的xsct.bat路徑換成自己安裝的路徑,路徑為xx\Vitis\2020.1\bin\xsct.bat

pIYBAGAKMCuAceK2AAAV6Kk8YZU272.jpg

保存之后,再雙擊build_vitis.bat就可以創(chuàng)建工程了

編譯結(jié)束,按任意鍵退出

o4YBAGAKMCyASKu0AAA-Jzrw_w8927.jpg

打開Vitis軟件,選擇工程路徑,Launch

pIYBAGAKMC2AJqeYAAA6wEI4ULw163.jpg

打開后,關(guān)閉Welcom界面

o4YBAGAKMC2AHqj9AABgCmS5g6o938.jpg

工程即可使用

pIYBAGAKMC6AZKPmAABmXpM-1tk925.jpg

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1624

    文章

    21573

    瀏覽量

    600704
  • 編譯
    +關(guān)注

    關(guān)注

    0

    文章

    647

    瀏覽量

    32745
  • Zynq
    +關(guān)注

    關(guān)注

    9

    文章

    607

    瀏覽量

    47084
  • MPSoC
    +關(guān)注

    關(guān)注

    0

    文章

    195

    瀏覽量

    24215
  • Vitis
    +關(guān)注

    關(guān)注

    0

    文章

    145

    瀏覽量

    7361
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    《DNK210使用指南 -CanMV版 V1.0》第十七章 machine.WDT類實(shí)驗(yàn)

    第十七章 machine.WDT類實(shí)驗(yàn) 在上一實(shí)驗(yàn)中,簡(jiǎn)單介紹了machine模塊以及machine模塊中的部分函數(shù),本章將介紹machine模塊中的WDT類,即看門狗類。通過(guò)本章的學(xué)習(xí),讀者將
    發(fā)表于 10-15 14:32

    在米爾電子MPSOC實(shí)現(xiàn)12G SDI視頻采集H.265壓縮SGMII萬(wàn)兆以太網(wǎng)推流

    在本設(shè)計(jì)中,我們使用Zynq UltraScale+ MPSoC平臺(tái)(具體型號(hào)為MYIR XCZU4EV),通過(guò)FPGA實(shí)現(xiàn)對(duì)SDI視頻的H265壓縮,并通過(guò)SGMII接口推送到萬(wàn)兆
    發(fā)表于 10-14 17:42

    文檔更新 | 迅為RK3568驅(qū)動(dòng)指南-第十七篇(串口)

    第194 如何在Linux中使用模擬SPI 第195 實(shí)踐:移植官方mcp2515驅(qū)動(dòng) ? 第十七篇 串口 第196 串口簡(jiǎn)介 196.1 什么是串口 196.2 什么是波特率
    發(fā)表于 09-24 10:42

    使用TPS65086x PMIC為Xilinx Zynq UltraScale MPSoC供電

    電子發(fā)燒友網(wǎng)站提供《使用TPS65086x PMIC為Xilinx Zynq UltraScale MPSoC供電.pdf》資料免費(fèi)下載
    發(fā)表于 09-21 11:11 ?0次下載
    使用TPS65086x PMIC為Xilinx <b class='flag-5'>Zynq</b> <b class='flag-5'>UltraScale</b> <b class='flag-5'>MPSoC</b>供電

    達(dá)實(shí)智能亮相第十七屆高工鋰電產(chǎn)業(yè)峰會(huì)

    日前,第十七屆高工鋰電產(chǎn)業(yè)峰會(huì)將在江蘇常州隆重舉行。達(dá)實(shí)智能受邀展出了自主研發(fā)的核心節(jié)能解決方案產(chǎn)品,達(dá)實(shí)建筑節(jié)能事業(yè)部總經(jīng)理謝輝優(yōu)出席大會(huì),與行業(yè)生態(tài)合作伙伴展開深度交流。
    的頭像 發(fā)表于 09-03 10:21 ?393次閱讀

    先進(jìn)FPGA的電源設(shè)計(jì)注意事項(xiàng)(電源設(shè)計(jì)器121)

    電子發(fā)燒友網(wǎng)站提供《先進(jìn)FPGA的電源設(shè)計(jì)注意事項(xiàng)(電源設(shè)計(jì)器121).pdf》資料免費(fèi)下載
    發(fā)表于 08-26 09:27 ?0次下載
    先進(jìn)<b class='flag-5'>FPGA</b>的電源設(shè)計(jì)<b class='flag-5'>注意事項(xiàng)</b>(電源設(shè)計(jì)器121)

    一個(gè)更適合工程師和研究僧的FPGA提升課程

    Suite 1 設(shè)計(jì) FPGA; 嵌入式設(shè)計(jì)課程 02 ● 設(shè)計(jì) Zynq UltraScale+ RFSoC; ● 面向軟件開發(fā)者的Zynq
    發(fā)表于 06-05 10:09

    FPGA的高速接口應(yīng)用注意事項(xiàng)

    FPGA的高速接口應(yīng)用注意事項(xiàng)主要包括以下幾個(gè)方面: 信號(hào)完整性與電磁兼容性(EMC) : 在設(shè)計(jì)FPGA高速接口時(shí),必須充分考慮信號(hào)完整性和電磁兼容性。這要求合理的PCB布局、走線策略和屏蔽技術(shù)
    發(fā)表于 05-27 16:02

    宏微科技將參加第十七屆上海太陽(yáng)能光伏與智慧能源展

    2024年6月13日至15日,第十七屆上海太陽(yáng)能光伏與智慧能源展(SNEC PV+)將在上海國(guó)家會(huì)展中心盛大舉行。
    的頭像 發(fā)表于 05-21 14:23 ?417次閱讀
    宏微科技將參加<b class='flag-5'>第十七</b>屆上海太陽(yáng)能光伏與智慧能源展

    AMD推出全新Spartan UltraScale+ FPGA系列

    AMD 已經(jīng)擁有 Zynq UltraScale+ 和 Artix UltraScale+ 系列,而 Spartan UltraScale+ FPG
    發(fā)表于 03-18 10:40 ?310次閱讀
    AMD推出全新Spartan <b class='flag-5'>UltraScale+</b> <b class='flag-5'>FPGA</b>系列

    AMD推出全新Spartan UltraScale+ FPGA系列

    AMD日前正式推出了全新的Spartan UltraScale+ FPGA系列,該系列作為AMD廣泛的成本優(yōu)化型FPGA和自適應(yīng)SoC產(chǎn)品組合的最新成員,專為邊緣端各種I/O密集型應(yīng)用設(shè)計(jì)。
    的頭像 發(fā)表于 03-06 11:09 ?724次閱讀

    FPGA上為FPGA設(shè)計(jì)PCB的步驟詳解

    FPGA(Zynq? UltraScale+? MPSoC) 上的 Ubuntu 22.04 桌面映像上安裝了各種 EE 設(shè)計(jì)應(yīng)用程序(包括 KiCad),并用它設(shè)計(jì) PCB。
    的頭像 發(fā)表于 02-26 09:04 ?1815次閱讀
    在<b class='flag-5'>FPGA</b>上為<b class='flag-5'>FPGA</b>設(shè)計(jì)PCB的步驟詳解

    采用UltraScale/UltraScale+芯片的DFX設(shè)計(jì)注意事項(xiàng)

    采用UltraScale/UltraScale+芯片進(jìn)行DFX設(shè)計(jì)時(shí),建議從以下角度對(duì)設(shè)計(jì)進(jìn)行檢查。
    的頭像 發(fā)表于 01-18 09:27 ?800次閱讀
    采用<b class='flag-5'>UltraScale</b>/<b class='flag-5'>UltraScale+</b>芯片的DFX設(shè)計(jì)<b class='flag-5'>注意事項(xiàng)</b>

    針對(duì)UltraScale/UltraScale+芯片DFX應(yīng)考慮的因素有哪些(2)

    UltraScale/UltraScale+芯片開始支持BUFG_*、PLL和MMCM出現(xiàn)在動(dòng)態(tài)區(qū),在7系列FPGA中這些時(shí)鐘資源只能在靜態(tài)區(qū)。
    的頭像 發(fā)表于 12-21 09:12 ?873次閱讀
    針對(duì)<b class='flag-5'>UltraScale</b>/<b class='flag-5'>UltraScale+</b>芯片DFX應(yīng)考慮的因素有哪些(2)

    針對(duì)UltraScale/UltraScale+芯片DFX應(yīng)考慮的因素有哪些(1)

    對(duì)于UltraScale/UltraScale+芯片,幾乎FPGA內(nèi)部所有組件都是可以部分可重配置的
    的頭像 發(fā)表于 12-14 16:16 ?600次閱讀
    針對(duì)<b class='flag-5'>UltraScale</b>/<b class='flag-5'>UltraScale+</b>芯片DFX應(yīng)考慮的因素有哪些(1)