深入學(xué)習(xí)基于FPGA的數(shù)碼管動(dòng)態(tài)掃描驅(qū)動(dòng)設(shè)計(jì)

基于 FPGA 的數(shù)碼管動(dòng)態(tài)掃描驅(qū)動(dòng)設(shè)計(jì)

1. 實(shí)驗(yàn)引言

在電子系統(tǒng)中，通常都需要有輸出設(shè)備來輸出或顯示一定的信息，以指示當(dāng)前系統(tǒng)運(yùn)行的狀態(tài)。在以單片機(jī)和 ARM 為主的電子系統(tǒng)中，液晶屏是理想的輸出設(shè)備。而 FPGA 則因?yàn)槠洫?dú)特的硬件結(jié)構(gòu)，如果用 RTL 級(jí)電路來驅(qū)動(dòng)彩色液晶屏來顯示一定的數(shù)據(jù)，勢必是非常不劃算的選擇，而且驅(qū)動(dòng)也極為復(fù)雜。數(shù)碼管作為一種能夠直觀顯示一定數(shù)據(jù)信息的輸出設(shè)備，具有驅(qū)動(dòng)簡單、顯示直觀的特點(diǎn)，尤其適合作為 FPGA 系統(tǒng)的輸出設(shè)備。本節(jié)，我們就將和大家一起進(jìn)行數(shù)碼管驅(qū)動(dòng)的開發(fā)。

2. 實(shí)驗(yàn)?zāi)康?/p>

實(shí)現(xiàn) 6 位 7 段數(shù)碼管的驅(qū)動(dòng)，待顯示數(shù)據(jù)以 BCD 格式輸入。數(shù)碼管刷新時(shí)鐘為 1KHz。實(shí)驗(yàn)使用了 4 個(gè)獨(dú)立按鍵作為輸入，通過按鍵來改變需要數(shù)碼管顯示的數(shù)據(jù)，以驗(yàn)證數(shù)碼管驅(qū)動(dòng)的正確性，同時(shí)也可檢驗(yàn)獨(dú)立按鍵消抖模塊的可靠性。

3． 實(shí)驗(yàn)內(nèi)容

本實(shí)驗(yàn)的內(nèi)容是數(shù)碼管動(dòng)態(tài)掃描驅(qū)動(dòng)的設(shè)計(jì)，通過外部四位按鍵的不同操作來驅(qū)動(dòng)數(shù)碼管顯示不同的值。

4. 實(shí)驗(yàn)原理

數(shù)碼管所謂的動(dòng)態(tài)掃描，就是利用人眼的視覺暫留特性，在人眼能分辨的變化速度以外，快速分時(shí)的點(diǎn)亮各個(gè)數(shù)碼管及其對(duì)應(yīng)的段。因?yàn)榉謩e點(diǎn)亮所有數(shù)碼管一次所用時(shí)間小于人眼的視覺暫留，因此，在人們眼里看來，這些數(shù)碼管都是同時(shí)持續(xù)點(diǎn)亮的，并不會(huì)有閃爍的感覺。

圖 1 為 3 位 7 段數(shù)碼管的等效電路圖，在這個(gè)圖中，可以明顯的看到 24個(gè)發(fā)光二極管被分為了三組，每一組的 8 個(gè)發(fā)光二極管正極被接在了一起，通過一個(gè)三極管與 VCC 相連。三極管的基極連接到了 FPGA 的 IO 上，因此，只需要 FPGA 對(duì)應(yīng)的 IO 上給出低電平，三極管便會(huì)導(dǎo)通。而三組 LED 中所有的相同編號(hào)的 LED 的負(fù)極被連接在了一起，并接到了 FPGA 的 IO 上。如果我們希望將最左邊一組的 led0、led5、led7 三個(gè)編號(hào)的 led 燈點(diǎn)亮，其它 led 不亮，則只需要給 Q0 的基極（sel0）連接上低電平，并將 led0、led5、led7 的負(fù)極（a、f、h）連接上低電平，其它所有端口都輸出高電平，則最左邊一組的對(duì)應(yīng)的三個(gè) led 燈就會(huì)被點(diǎn)亮，而其它 led 則會(huì)處于熄滅狀態(tài)。 假如我們需要在三秒時(shí)間內(nèi)，完成以下三次操作：第一次操作，點(diǎn)亮最左邊一組 led 燈的 led0、led5、led7；第二次操作，點(diǎn)亮中間一組 led 燈的 led1、led2、led3；第三次操作，點(diǎn)亮最右邊一組 led 燈的 led2、led4、led6；那么我們只需要按照如下表格中列出的真值表操作即可：

按照以上表格，我們就能知道該如何操作了，只需要在不同的時(shí)間給各個(gè) IO 不同的電平，便能實(shí)現(xiàn)我們想要的亮滅組合。以上我們是以 1 秒為單位進(jìn)行 led 組的切換的，假如我們將切換速度加快，變?yōu)?1 毫秒一切換，會(huì)是什么情況呢？在 1 毫秒一切換的速度下，完成所有操作所需時(shí)間為 3ms，遠(yuǎn)遠(yuǎn)超出了我們?nèi)搜鬯鼙孀R(shí)的變化速度范圍。如果我們讓以上三個(gè)操作永遠(yuǎn)循環(huán)的進(jìn)行下去，那么我們將看見三組 led 燈中，我們點(diǎn)亮的那幾個(gè) led 是同時(shí)且一直處于亮著的狀態(tài)的，這便是動(dòng)態(tài)掃描的原理，假如我們把每個(gè) led做成一個(gè)長條型的，并按照如下形狀擺放，便就是我們常見的數(shù)碼管了。

5. 硬件設(shè)計(jì)

在這個(gè)圖中，共有 6 位數(shù)碼管，每個(gè)數(shù)碼管的正極被接在一個(gè)驅(qū)動(dòng)三極管上，三極管的基極連接到三八譯碼器的 Y 端，則 FPGA 只需要三個(gè)引腳就可最多控制 8 個(gè)數(shù)碼管的位選。數(shù)碼管的段選在串接了 470 歐姆的電阻后與FPGA 的 IO 相連。這里 470 歐姆的電阻主要起到限流的作用，保證流過數(shù)碼管的電流在正常范圍內(nèi)。

6. 系統(tǒng)結(jié)構(gòu)框圖

系統(tǒng)端口及其意義如下：

內(nèi)部信號(hào)及其意義如下：

7. 代碼解釋

因?yàn)閿?shù)碼管屬于低速設(shè)備，其正常的掃描頻率為 500~10KHz，掃描頻率太快，會(huì)導(dǎo)致系統(tǒng)功耗增加，顯示效果變暗。掃描頻率太慢，會(huì)有明顯的閃爍感。本實(shí)驗(yàn)通過調(diào)試觀察，選擇以 1KHz 作為掃描頻率，實(shí)際顯示效果非常好。 因此本實(shí)驗(yàn)首先就需要產(chǎn)生一個(gè) 1KHz 的掃描時(shí)鐘，該時(shí)鐘由系統(tǒng)時(shí)鐘分頻得到。產(chǎn)生 1KHz 掃描時(shí)鐘的代碼如下：

其中，定義了一個(gè)全局參數(shù) system_clk，該參數(shù)為 Clk 的頻率，不同的時(shí)鐘頻率，只需要更改該參數(shù)，就可改變分頻計(jì)數(shù)器的最大計(jì)數(shù)值，以保證 1KHz分頻的精準(zhǔn)性。 在驅(qū)動(dòng)中，數(shù)碼管的位選以掃描時(shí)鐘的速率進(jìn)行切換，因?yàn)橹挥?6 位數(shù)碼管，因此當(dāng)位選計(jì)數(shù)到 6-1 后必須清零從頭開始計(jì)數(shù)。相關(guān)代碼如下：

每個(gè)數(shù)碼管需要顯示的內(nèi)容都不相同，由 Data 中相應(yīng)的位指定，Data中各位與數(shù)碼管的位對(duì)應(yīng)關(guān)系如下：

因此需要從 Data 中將每個(gè)數(shù)碼管被選中時(shí)需要顯示的數(shù)據(jù)提取出來，提取數(shù)據(jù)的代碼如下所示：

因?yàn)樘崛〕鰜淼臄?shù)據(jù)還是 BCD 碼的形式，還需要將 BCD 碼對(duì)應(yīng)的數(shù)據(jù)翻譯成為數(shù)碼管顯示對(duì)應(yīng)字符時(shí)應(yīng)該點(diǎn)亮或熄滅的對(duì)應(yīng)的 LED 的控制信號(hào)，因此必須還有一個(gè) BCD 碼譯碼的過程，該過程代碼如下所示：

控制部分相對(duì)簡單，只需要根據(jù)對(duì)應(yīng)的 按鍵信息，給待顯示的數(shù)據(jù)加上一個(gè)對(duì)應(yīng)的值，該部分代碼如下所示：

8. 程序清單

（1）工程頂層模塊（文件名 top.v） 該模塊為工程頂層模塊，負(fù)責(zé)將按鍵檢測模塊（normal_keys_detect.v）、顯示控制模塊（ctrl.v）、數(shù)碼管驅(qū)動(dòng)模塊（DIG_LED_DRIVE.v）按照邏輯關(guān)系級(jí)聯(lián)。

（2） 按鍵檢測模塊（文件名 normal_keys_detect.v） 該模塊為按鍵檢測模塊，負(fù)責(zé)檢測外部按鍵值，并完成按鍵消抖，輸出按鍵檢測標(biāo)志。

（3） 控制模塊（文件名 ctrl.v） 該模塊為數(shù)碼管顯示控制模塊，通過檢測到的鍵值驅(qū)動(dòng)數(shù)碼管顯示出不同的值。

（4） 數(shù)碼管顯示驅(qū)動(dòng)模塊（文件名 DIG_LED_DRIVE.v） 該模塊為數(shù)碼管顯示驅(qū)動(dòng)模塊，負(fù)責(zé)將輸入的數(shù)據(jù)正確顯示到數(shù)碼管對(duì)應(yīng)位。

（5） 測試仿真模塊（文件名 DIG_LED_DRIVE_tb.v） 該模塊為數(shù)碼管顯示驅(qū)動(dòng)測試模塊，用于仿真查看數(shù)碼管驅(qū)動(dòng)邏輯是否正確。

責(zé)任編輯：lq6