UltraScale和Versal之間有哪些不同？

作為Xilinx 7nm芯片，Versal在架構上與前一代芯片UltraScale相比有諸多不同，這里我們就來看看都有哪些不同。

時鐘資源

從時鐘Buffer角度看，多了一種BUFG_FABRIC，專門用于驅動高扇出網線，從而降低了BUFG的利用率，緩解了布線資源的壓力，其在芯片中的位置如圖中紅色標記所示。

可配置邏輯模塊

再看CLB，Versal中一個CLB規(guī)模相當于UltraScale中的兩個CLB，故其包含16個觸發(fā)器和64個LUT。同時，這64個LUT中有32個LUT可配置為RAM/ROM/或移位寄存器。這意味著，Versal中的CLB不再有CLB_LL和CLB_LM之分。此外，CLB內部列方向相鄰的LUT是可級聯(lián)的，這對于緩解CLB外部的布線壓力是有益的。

CLB內部還增加了Inverse Multipliexer Register （Imux Register），用于改善Fmax、解決保持時間違例。另一方面，CLB內部不再包含F(xiàn)7/8/9MUX，改由LUT實現(xiàn)相應的功能。

DSP58

Versal中的乘法器為DSP58，可支持27x24有符號數乘法，與UltraScale中的27x18相比有所提升。同時，就復數乘法而言，對于18-bit復數，只需要消耗2個DSP58。在UltraScale中，則要消耗3個DSP48。DSP58的另一亮點是可支持向量乘，也就是說27x24的乘法器可分解為3個9x8的乘法器，從而可方便地實現(xiàn)兩個長度為3的向量乘法，這對于快速實現(xiàn)矩陣乘法是很有利的。此外，DSP58還支持浮點乘法和浮點加法。DSP48則需要額外的資源實現(xiàn)浮點運算。

URAM288

在UltraScale中，URAM288可支持的位寬是固定的72位，且初始值只能為0。但在Versal中，URAM288可支持4中位寬，分別為9/18/36/72，同時，初始值是用戶可定義的。

Block RAM

在UltraScale中，一個RAMB36可配置的位寬為1/2/4/9/18/36/72，但在Versal中，1/2/4這些位寬不再支持。

復位

從復位角度看，Versal中的BRAM和DSP內部寄存器既支持同步復位又支持異步復位，而UltraScale中的BRAM和DSP僅支持同步復位。

編輯：jq