0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何解決AI處理器的效率問題和算法執(zhí)行的挑戰(zhàn)

汽車玩家 ? 來源:eeweb ? 作者:eeweb ? 2021-06-28 09:11 ? 次閱讀

人工智能處理器需要大量的電力,而較低的能效對應(yīng)于整個配電網(wǎng)絡(luò)(PDN)的損耗增加。如何解決保持效率和實現(xiàn)高質(zhì)量算法執(zhí)行的挑戰(zhàn)?Vicor 的 PE 公司副總裁 Robert Gendron 在接受 EEWeb 采訪時指出,由于加入了 AI、機(jī)器學(xué)習(xí)深度學(xué)習(xí),數(shù)據(jù)中心的機(jī)架功率已躍升了 200% 以上,達(dá)到 20 kW 范圍. 這促使 Vicor 使用 48-V 解決方案重新評估其 PDN,雖然重新設(shè)計解決了高電流 PDN 問題,但也給電源轉(zhuǎn)換帶來了新的挑戰(zhàn)。

圖 1:CPU/FPGA 峰值電流要求的進(jìn)展(來源:Vicor)

對 PDN 的需求飆升

供電和電源效率已成為大規(guī)模計算系統(tǒng)中最大的問題(圖 1)。隨著處理復(fù)雜 AI 功能的 ASICGPU 的出現(xiàn),該行業(yè)見證了處理器功耗的急劇增加。機(jī)架電源需求也與在大規(guī)模學(xué)習(xí)和推理應(yīng)用程序部署中使用的 AI 能力成正比。在大多數(shù)情況下,供電現(xiàn)在是計算性能的限制因素,因為新 CPU 希望消耗不斷增加的電流。最佳電力傳輸不僅需要電力分配,還需要效率、尺寸、成本和熱性能。

為了支持大量的數(shù)據(jù)計算,傳統(tǒng)的 PDN 需要承受巨大的功率需求,從而影響熱管理。通過延長 PDN 系統(tǒng)的電纜來降低電阻或增加工作電壓以降低電流是兩種選擇。為了滿足功率的增加,現(xiàn)代設(shè)計正在采用第二種選擇來更有效地滿足數(shù)據(jù)中心的嚴(yán)格要求。

“目前,電力需求遠(yuǎn)遠(yuǎn)超過傳統(tǒng)的電力輸送網(wǎng)絡(luò),”Gendron 說?!扒袚Q到 48V 架構(gòu)并采用更具創(chuàng)新性的供電方法是提供高性能電源以滿足驚人的 AI/HPC 需求的唯一途徑?!?/p>

當(dāng) 2015 年處理器能力開始大幅增加時,擁有最多云、服務(wù)器和 CPU 公司成員的開放計算項目 (OCP) 聯(lián)盟繼續(xù)改進(jìn)其 12-V 機(jī)架設(shè)計。響應(yīng)是從電纜切換到母線,并在機(jī)架內(nèi)部署更多 12V 單相交流轉(zhuǎn)換器,以最大限度地減少 PDN 距離和服務(wù)器刀片的阻力。主要的變化是,由于功率增加,單相交流電是從三相電源的各個相位派生到機(jī)架的。隨后,在具有 500-A 至 1,000-A 處理器的數(shù)據(jù)中心中引入 AI,促使一些公司轉(zhuǎn)向 48-V 配電。這將 12 kW 機(jī)架的高電流 PDN 問題減少到 250 A,但給整個系統(tǒng)的電源轉(zhuǎn)換帶來了新的挑戰(zhàn)。由于為刀片供電的 PDN 正在切換到 48 V,因此需要對刀片進(jìn)行電源轉(zhuǎn)換更改。在任何情況下,從 12V 配電切換到 48V 都會將輸入電流要求降低 4 倍,并將損耗降低 16 倍。

采用 48V 架構(gòu)

48 V 用于可充電備用電池系統(tǒng),為電信設(shè)備供電。這些系統(tǒng)中傳統(tǒng)上使用的通用架構(gòu)稱為中間總線架構(gòu),它由一個隔離的未穩(wěn)壓總線轉(zhuǎn)換器組成,用于將 48 V 轉(zhuǎn)換為 12 V,然后將其饋送到一組多相降壓穩(wěn)壓器以處理到 12 V 的轉(zhuǎn)換和調(diào)節(jié)負(fù)載點 (PoL)。隨著 AI 處理器和 CPU 電流的增加,由于穩(wěn)壓器和 PoL 之間的 PDN 電阻,PoL 的供電解決方案的密度成為 AI 應(yīng)用中最關(guān)鍵的元素。PDN 損耗是計算 DC/DC 穩(wěn)壓器設(shè)計效率和性能的主要因素。

為了減少損耗,Vicor 建議使用 48V 預(yù)調(diào)節(jié)模塊 (PRM),然后使用固定比率(1/K 因子)變壓級 (VTM)。這種專有架構(gòu)允許優(yōu)化每個階段的性能。

PRM 使用零電壓開關(guān)拓?fù)?,?VTM 使用專有的高頻正弦振幅轉(zhuǎn)換器 (SAC) 拓?fù)洹TM 可以看作是一個 DC/DC 變壓器,電壓比為 1/K,電流比為 K。VTM 提供高功率密度,并且可以非??拷幚砥鞣胖?。

VTM 采用 SAC 拓?fù)?,因此與多相開關(guān)及其相關(guān)電感器相比,其輻射低且窄帶。它還提供比多相設(shè)計更高的功率密度,單個 VTM 取代了六個多相開關(guān)級。VTM 占用空間小,完全符合支持四通道內(nèi)存的高級處理器的布局限制,而不會占用內(nèi)存子系統(tǒng)的布局區(qū)域。

圖 2:橫向供電(來源:Vicor)

大電流傳輸是通過模塊化電流倍增器 (MCM) 模塊提供的,這些模塊靠近處理器放置在主板上或處理器基板上。在基板上放置 MCM 可最大限度地減少 PDN 損耗并減少電源所需的處理器基板 BGA 引腳數(shù)量。LPD 旨在支持 OCP 加速器模塊卡和定制 AI 加速器卡的供電需求和獨特的外形。

圖 3:垂直供電(來源:Vicor)

垂直供電 (VPD) 進(jìn)一步消除了配電損耗和 VR PCB 板面積消耗。VPD 在設(shè)計上與 Vicor LPD 解決方案相似,只是將旁路電容集成到電流倍增器或齒輪電流倍增器 (GCM) 模塊中。

根據(jù)處理器電流,工程師可以在橫向供電 (LPD) 或 VPD 之間進(jìn)行選擇。在前一種情況下,電流倍增器位于 AI 處理器旁邊,位于同一基板上或直接位于主板上幾毫米之內(nèi),使 PDN 降低到約 50 μΩ。為了獲得更高的性能,VPD 將電流倍增器直接移到處理器下方,還集成了高頻接地電容器。這種類型的電流倍增器稱為齒輪電流倍增器。VPD 將 PDN 電阻降低到 5–7 μΩ,讓 AI 處理器可以自由地利用全部功率。

圖 4:該 AI 解決方案重點介紹了 Vicor 48V 直接負(fù)載 VR 解決方案,支持高達(dá) 650A 的連續(xù)電流和超過 1,000A 的峰值電流傳輸。(來源:Vicor)

最大化 AI 處理器性能

高級 AI 處理器加速模塊的典型 Vicor VR 解決方案如圖 4 所示。 Vicor VR 由三個動力總成模塊、一個模塊化電流驅(qū)動器 (MCD) 和兩個 MCM 組成,提供 48-V輸入至 0.8-V輸出VR 具有高達(dá) 650 A 的連續(xù)電流和超過 1,000 A 的峰值電流傳輸能力。就像飛機(jī)的噴氣燃料一樣,這種供電水平可確保 AI 處理器以最佳時鐘頻率運行并最大限度地提高性能。

Gendron 說:“如果我們的技術(shù)沒有用于這些高級 AI 應(yīng)用程序,多相 VR 設(shè)備的數(shù)量將超過電路板尺寸,并且不會保持相同的外形尺寸?!?“此外,噪聲貢獻(xiàn)很可能太高而無法保持信號完整性。”

通過使用Vicor NBM2317,可保持與傳統(tǒng) 12V 服務(wù)器機(jī)架配電的兼容性,并為 Vicor VR 提供 48V 電壓。這種 12-V 至 48-V 轉(zhuǎn)換器也可以在“相反”方向運行,從而實現(xiàn) 48-V 至 12-V 的轉(zhuǎn)換。

傳統(tǒng)的電源架構(gòu)跟不上當(dāng)今耗電的 AI 處理器及其在云計算中的采用。Vicor 電源方法支持 48V 配電和支持高級 AI 處理需求的 VR。與 CPU 使用的傳統(tǒng)多相設(shè)計不同,Vicor 解決方案專為解決在云服務(wù)器中快速遷移的新型處理器而開發(fā)。

需要一種為 AI/HPC 提供動力的新方法。隨著領(lǐng)先公司在電源方面不斷突破,從云服務(wù)器機(jī)架分配 12 V 電源已不再可行。為當(dāng)今的 ASIC 和 GPU 供電需要的不僅僅是通過更換部件來增加功率。最有效的解決方案從高壓電源開始,結(jié)合創(chuàng)新的架構(gòu)和拓?fù)?,并使用高效的高密?a target="_blank">電源模塊。

文章來源:eeweb

編輯:ymf

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • asic
    +關(guān)注

    關(guān)注

    34

    文章

    1178

    瀏覽量

    120164
  • PDN
    PDN
    +關(guān)注

    關(guān)注

    0

    文章

    77

    瀏覽量

    22665
  • AI處理器
    +關(guān)注

    關(guān)注

    0

    文章

    92

    瀏覽量

    9453
收藏 人收藏

    評論

    相關(guān)推薦

    下一代AI處理器需要48V

    人工智能處理器需要大量電力,而較低的能源效率對應(yīng)于整個配電網(wǎng)絡(luò) (PDN) 中損耗的增加。如何解決保持效率和實現(xiàn)高質(zhì)量算法執(zhí)行
    發(fā)表于 07-26 15:32 ?734次閱讀
    下一代<b class='flag-5'>AI</b><b class='flag-5'>處理器</b>需要48V

    充電也要算法?儲能充電芯片中的算法處理器

    電子發(fā)燒友網(wǎng)報道(文/黃山明)充電算法處理器是一種專門設(shè)計用于執(zhí)行充電算法的微處理器或ASIC,這些算法
    的頭像 發(fā)表于 07-30 00:07 ?3494次閱讀

    處理器的代碼是如何執(zhí)行的呢

    處理器的結(jié)構(gòu)是由哪些部分組成的?微處理器的代碼是如何執(zhí)行的呢?
    發(fā)表于 02-28 09:25

    ARM Cortex-A72 MPCore處理器加密擴(kuò)展技術(shù)參考手冊

    Cortex-A72處理器加密引擎支持ARMv8加密擴(kuò)展。加密擴(kuò)展添加了高級SIMD可以用來加速AES、SHA1和SHA2-256算法執(zhí)行的新指令。
    發(fā)表于 08-02 08:54

    圖形處理器的流執(zhí)行模型

    圖形處理器極高的流計算能力使其成為實現(xiàn)實時流應(yīng)用的有效方案。該文抽象出圖形處理器的流執(zhí)行模型,描述圖形處理器處理機(jī)制的
    發(fā)表于 04-11 09:00 ?28次下載

    ARM協(xié)處理器指令介紹

    協(xié)處理器(coprocessor),一種芯片,用于減輕系統(tǒng)微處理器的特定處理任務(wù)。協(xié)處理器,這是一種協(xié)助中央處理器完成其無
    發(fā)表于 11-10 15:56 ?2753次閱讀

    處理器的節(jié)能調(diào)度算法

    針對多處理器系統(tǒng)中隨機(jī)到達(dá)的任務(wù),設(shè)計了可靠性約束下的節(jié)能調(diào)度算法( ESACR)。該算法在滿足任務(wù)截止期限的前提下選擇一個預(yù)計產(chǎn)生能耗最小的處理器以節(jié)能,在單個
    發(fā)表于 01-08 14:20 ?0次下載

    協(xié)處理器是什么_intel協(xié)處理器有什么用

    協(xié)處理器,這是一種協(xié)助中央處理器完成其無法執(zhí)行執(zhí)行效率、效果低下的處理工作而開發(fā)和應(yīng)用的
    發(fā)表于 01-09 13:43 ?2.6w次閱讀
    協(xié)<b class='flag-5'>處理器</b>是什么_intel協(xié)<b class='flag-5'>處理器</b>有什么用

    協(xié)處理器的介紹及應(yīng)用

    協(xié)處理器,這是一種協(xié)助中央處理器完成其無法執(zhí)行執(zhí)行效率、效果低下的處理工作而開發(fā)和應(yīng)用的
    的頭像 發(fā)表于 07-15 09:27 ?3947次閱讀

    利用Xtensa可配置處理器加速嵌入式算法的性能和增強系統(tǒng)的靈活性

    可配置處理器允許嵌入式開發(fā)人員來定制適合目標(biāo)算法處理器,使得處理器算法能夠更好地匹配。設(shè)計人員可以增加專用的、可變寬度的寄存
    發(fā)表于 04-25 10:40 ?1262次閱讀
    利用Xtensa可配置<b class='flag-5'>處理器</b>加速嵌入式<b class='flag-5'>算法</b>的性能和增強系統(tǒng)的靈活性

    48V 電源架構(gòu)支持下一代 AI 處理器

    AI 處理器提供動力的挑戰(zhàn)在于保持效率和實現(xiàn)最高質(zhì)量的算法執(zhí)行AI
    發(fā)表于 08-03 10:27 ?1005次閱讀
    48V 電源架構(gòu)支持下一代 <b class='flag-5'>AI</b> <b class='flag-5'>處理器</b>

    深度學(xué)習(xí)算法進(jìn)行優(yōu)化的處理器——NPU

    NPU(Neural-network Processing Unit,嵌入式神經(jīng)網(wǎng)絡(luò)處理器)是針對深度學(xué)習(xí)*算法進(jìn)行優(yōu)化的處理器。它能像人類神經(jīng)網(wǎng)絡(luò)一樣快速、高效地處理大量數(shù)據(jù),因此它
    發(fā)表于 10-17 10:53 ?2283次閱讀

    TDA4 Edge AI處理器的性能和效率基準(zhǔn)測試

    電子發(fā)燒友網(wǎng)站提供《TDA4 Edge AI處理器的性能和效率基準(zhǔn)測試.pdf》資料免費下載
    發(fā)表于 09-11 09:21 ?0次下載
    TDA4 Edge <b class='flag-5'>AI</b><b class='flag-5'>處理器</b>的性能和<b class='flag-5'>效率</b>基準(zhǔn)測試

    處理器執(zhí)行指令的基本過程

    處理器,作為現(xiàn)代計算機(jī)的核心部件,負(fù)責(zé)執(zhí)行存儲在內(nèi)存中的指令,完成各種計算和控制任務(wù)。指令的執(zhí)行過程不僅體現(xiàn)了微處理器的設(shè)計思想和架構(gòu)特點,還直接影響到計算機(jī)的性能和
    的頭像 發(fā)表于 10-05 15:07 ?149次閱讀

    處理器執(zhí)行單元是什么

    處理器執(zhí)行單元(Execution Unit,簡稱EU)是微處理器中負(fù)責(zé)執(zhí)行指令的核心部分,它集成了多種功能單元,共同協(xié)作完成算術(shù)運算、邏輯運算以及指令的譯碼和
    的頭像 發(fā)表于 10-05 15:19 ?134次閱讀