小技巧分享:
verilog下取對數(shù)其實可用$clog2這個系統(tǒng)函數(shù),和自己找代碼里面寫入function是同樣的效果,但是方便的多。這是verilog 2005就開始支持的標(biāo)準(zhǔn),所以vivado也是支持的,我試了2017.4及以后的版本都可以支持,放心用。
***友情提示:所有支持verilog2005標(biāo)準(zhǔn)的編譯器都可以用這個函數(shù),所以使用之前確定編譯器是否支持這個標(biāo)準(zhǔn),還有考慮好后期可移植性的影響
這個是可編譯的函數(shù)大家可以把她當(dāng)做宏定義函數(shù)一樣看待。這操作好玩嗎?好玩就趕緊升級編譯器吧,新標(biāo)準(zhǔn)總是有很多的改進(jìn),如果想了解一些更有意思的東西歡迎關(guān)注我,我是最騷的FPGAer。
這里附上常用的自定義log2函數(shù),供大家白嫖。圖片不清晰盡請擔(dān)待。
編輯:jq
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。
舉報投訴
原文標(biāo)題:verilog2005的騷操作之對數(shù)函數(shù)
文章出處:【微信號:HaveFunFPGA,微信公眾號:玩兒轉(zhuǎn)FPGA】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
相關(guān)推薦
Verilog中的數(shù)學(xué)函數(shù)可以模擬C代碼中的浮點運(yùn)算,以前一直沒怎么重視這個,現(xiàn)在覺得對于仿真FPGA和ARM相互配合運(yùn)算的場景非常有用。以前還一直傻傻不清楚如何才能對這些中間的浮點運(yùn)算進(jìn)行驗證,有了這些函數(shù),
發(fā)表于 10-24 15:34
?86次閱讀
本文繼續(xù)介紹Verilog HDL基礎(chǔ)知識,重點介紹賦值語句、阻塞與非阻塞、循環(huán)語句、同步與異步、函數(shù)與任務(wù)語法知識。
發(fā)表于 10-24 15:00
?79次閱讀
在很多操作系統(tǒng)中,都存在這樣一類API函數(shù)接口:HOOK函數(shù)(也叫鉤子函數(shù))。
發(fā)表于 10-23 16:25
?110次閱讀
對數(shù)檢波器是一種電子設(shè)備,它能夠?qū)⒔邮盏降男盘柕墓β驶蚍绒D(zhuǎn)換為與該信號的對數(shù)值成比例的輸出。
發(fā)表于 05-23 17:33
?1579次閱讀
回調(diào)函數(shù)是一種特殊的函數(shù),它作為參數(shù)傳遞給另一個函數(shù),并在被調(diào)用函數(shù)執(zhí)行完畢后被調(diào)用?;卣{(diào)函數(shù)通常用于事件處理、異步編程和處理各種
發(fā)表于 03-12 11:46
?2506次閱讀
Verilog中的模塊端口對應(yīng)方式,并提供示例代碼和詳細(xì)解釋,以幫助讀者更好地理解和應(yīng)用。 首先,我們來了解一下Verilog中的模塊和模塊端口。一個Verilog模塊被定義為包含一組聲明和語句的代碼塊,類似于C語言中的
發(fā)表于 02-23 10:20
?1401次閱讀
在Verilog中,for循環(huán)是并行執(zhí)行的。Verilog是一種硬件描述語言,用于描述和設(shè)計數(shù)字電路和系統(tǒng)。在硬件系統(tǒng)中,各個電路模塊是同時運(yùn)行的,并且可以并行執(zhí)行多個操作。因此,在Veril
發(fā)表于 02-22 16:06
?2458次閱讀
verilog中的task和function都是用于實現(xiàn)模塊中的可重復(fù)的功能,并且可以接收參數(shù)和返回結(jié)果。但是它們在編寫和使用上有一些區(qū)別。下面將詳細(xì)介紹task和function的區(qū)別。 語法結(jié)構(gòu)
發(fā)表于 02-22 15:53
?913次閱讀
Verilog 是一種硬件描述語言 (HDL),主要用于描述數(shù)字電子電路的行為和結(jié)構(gòu)。在 Verilog 中,函數(shù) (Function) 是一種用于執(zhí)行特定任務(wù)并返回一個值的可重用代碼塊。函數(shù)
發(fā)表于 02-22 15:49
?4604次閱讀
在Verilog中,F(xiàn)unction和Task是用于模塊化設(shè)計和重用代碼的兩種重要元素。它們允許開發(fā)人員將復(fù)雜的操作分解為更小的功能單元,并在需要時調(diào)用它們。雖然Function和Task在某些方面
發(fā)表于 02-22 15:40
?1590次閱讀
在verilog中,函數(shù)和任務(wù)均用來描述共同的代碼段,并且在模式內(nèi)任意位置被調(diào)用,提高代碼效率,讓代碼更加的直觀,提高代碼可讀性。但是在實際使用的過程中,函數(shù)和任務(wù)也存在諸多的不同,下面將對而這進(jìn)行
發(fā)表于 02-12 18:43
?811次閱讀
在Excel中,如果我們需要根據(jù)多個條件來執(zhí)行不同的操作,我們可以使用IF函數(shù)的嵌套或邏輯運(yùn)算符來實現(xiàn)。 IF函數(shù)是一個常用的邏輯函數(shù),它用于根據(jù)特定條件的真假來執(zhí)行不同的
發(fā)表于 12-03 10:35
?2038次閱讀
SUMIF函數(shù)是Excel中非常常用的函數(shù)之一,它可以根據(jù)指定的條件對給定的范圍內(nèi)的數(shù)值進(jìn)行求和操作。在日常工作和數(shù)據(jù)處理中,我們經(jīng)常需要根據(jù)某些條件來統(tǒng)計和匯總數(shù)據(jù),SUMIF函數(shù)就
發(fā)表于 11-30 16:30
?1151次閱讀
在PyCharm中,常用的math模塊是Python標(biāo)準(zhǔn)庫中的一個模塊,用于執(zhí)行數(shù)學(xué)運(yùn)算和計算常用數(shù)學(xué)函數(shù)。該模塊提供了許多功能,包括基本運(yùn)算、三角函數(shù)、指數(shù)對數(shù)函數(shù)、冪函數(shù)、取整
發(fā)表于 11-22 11:06
?859次閱讀
的PICE驅(qū)動是最佳選擇。
官方也提供了一個在Windows的驅(qū)動例程,該例程能夠完成PCIE的DMA讀寫操作和PIO內(nèi)存讀寫操作,但是該驅(qū)動并未完全適配IP生成的官方例程,官方提供另一份的FPGA的工程與之
發(fā)表于 11-17 14:55
評論