0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

高速PCB設(shè)計時高速信號是否需要包地處理

凡億PCB ? 來源:凡億PCB ? 作者:彭子豪 ? 2021-11-09 11:28 ? 次閱讀

當(dāng)我們在做高速PCB設(shè)計時,很多工程師都會糾結(jié)于包地問題,那么高速信號是否需要包地處理呢?

首先,我們要明確為什么要包地?包地的作用是什么?

實際上,包地的作用就是為了減小串?dāng)_,串?dāng)_形成的機理是有害信號從一個線網(wǎng)轉(zhuǎn)移到相鄰線網(wǎng)

而串?dāng)_在PCB上是由不同網(wǎng)絡(luò)之間因較長的平行布線引起的相互干擾,主要是由于平行線間的分布電容和分布電感的作用

加入包地線是如何減少串?dāng)_的?

包地線是位于攻擊線和被攻擊線之間的隔離線,它可以有效的減少信號之間的電容,插入屏蔽地線后信號與地耦合,不在與鄰近線耦合,使線間串?dāng)_大大降低。另外包地線不僅僅只是屏蔽了電場,附件動態(tài)線上的電流也在包地線上產(chǎn)生了方向相反的感應(yīng)電流,包地線上的感應(yīng)電流產(chǎn)生的磁力線進一步抵消了動態(tài)線在靜態(tài)線位置處所產(chǎn)生的雜散磁力線。

那么,包地真的能解決所有的串?dāng)_問題嗎?

高速走線的設(shè)計跟包地沒有多大關(guān)系,真正有關(guān)系的是信號間的干擾,專業(yè)術(shù)語也叫串?dāng)_,包地只是解決串?dāng)_的其中一個手段。

包地通常解決的是容性串?dāng)_,而感性串?dāng)_是通過空間磁力轉(zhuǎn)移的,包地并不能解決感性串?dāng)_,所以包地并不能隔絕所有的串?dāng)_問題。但是如果串?dāng)_問題沒有或者說是沒影響,其實包地和不包地都可以。

因此,對于高速數(shù)字信號一般不需要進行包地,最好的辦法就是加大信號線之間的間距,在PCB設(shè)計中平行布線的間距要遵循3W規(guī)則

而當(dāng)我們需要進行包地解決串?dāng)_時,需要遵循的設(shè)計規(guī)則是

*包地線要有足夠的間距

*包地線上要打足夠多的過孔,比如二十分之一的波長間隔

*鋪地不要形成天線

責(zé)任編輯:haq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4307

    文章

    22854

    瀏覽量

    394857
  • 信號
    +關(guān)注

    關(guān)注

    11

    文章

    2767

    瀏覽量

    76452

原文標(biāo)題:【原創(chuàng)干貨】高速信號是否需要包地處理

文章出處:【微信號:FANYPCB,微信公眾號:凡億PCB】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    高速PCB設(shè)計指南

    如今,可以認(rèn)為大多數(shù)PCB存在某種類型的信號完整性問題的風(fēng)險,這種問題通常與高速數(shù)字設(shè)計相關(guān)。高速PCB設(shè)計和布局專注于創(chuàng)建不易受
    的頭像 發(fā)表于 10-18 14:06 ?208次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>PCB設(shè)計</b>指南

    在進行高速信號放大設(shè)計時,往往需要用到反饋電路,是否反饋電路越短越好?

    在進行高速信號放大設(shè)計時,往往需要用到反饋電路,是否反饋電路越短越好,不同封裝是否在這方面有不
    發(fā)表于 09-26 07:55

    高速pcb與普通pcb的區(qū)別是什么

    的區(qū)別,包括設(shè)計原則、材料選擇、制造工藝和性能特點等方面。 一、設(shè)計原則 1. 信號完整性(Signal Integrity,SI):高速PCB設(shè)計需要關(guān)注
    的頭像 發(fā)表于 06-10 17:34 ?1383次閱讀

    PCB板設(shè)計時,鋪銅有什么技巧和要點?

    一站式PCBA智造廠家今天為大家講講PCB板設(shè)計時,鋪銅有什么技巧和要點?高速PCB設(shè)計當(dāng)中鋪銅處理方法。在
    的頭像 發(fā)表于 01-16 09:12 ?975次閱讀

    高速信號是否需要地處理

    高速信號是否需要地處理
    的頭像 發(fā)表于 12-14 18:33 ?1662次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>信號</b><b class='flag-5'>是否</b><b class='flag-5'>需要</b><b class='flag-5'>包</b><b class='flag-5'>地處理</b>

    PCB設(shè)計高速電路

    PCB設(shè)計高速電路
    的頭像 發(fā)表于 12-05 14:26 ?720次閱讀
    <b class='flag-5'>PCB設(shè)計</b>之<b class='flag-5'>高速</b>電路

    高速PCB設(shè)計中的射頻分析與處理方法

    挑戰(zhàn)性的任務(wù)。本文將介紹高速PCB設(shè)計中常見的射頻電路類型,以及每一種的處理方法和注意事項。 1. 高速PCB設(shè)計中的射頻類型
    的頭像 發(fā)表于 11-30 07:45 ?795次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>PCB設(shè)計</b>中的射頻分析與<b class='flag-5'>處理</b>方法

    高速信號是否需要走圓弧布線

    高速信號是否需要走圓弧布線
    的頭像 發(fā)表于 11-27 14:25 ?1077次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>信號</b><b class='flag-5'>是否</b><b class='flag-5'>需要</b>走圓弧布線

    高速PCB設(shè)計當(dāng)中鋪銅處理方法

    高速PCB設(shè)計當(dāng)中鋪銅處理方法
    的頭像 發(fā)表于 11-24 18:03 ?727次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>PCB設(shè)計</b>當(dāng)中鋪銅<b class='flag-5'>處理</b>方法

    高速PCB設(shè)計中,多個信號層的敷銅在接地和接電源上應(yīng)如何分配?

    高速PCB設(shè)計中,信號層的空白區(qū)域可以敷銅,而多個信號層的敷銅在接地和接電源上應(yīng)如何分配? 在高速PC
    的頭像 發(fā)表于 11-24 14:38 ?996次閱讀

    PCB設(shè)計中的高速電路布局布線(上)

    高速電路無疑是PCB設(shè)計中要求非常嚴(yán)苛的一部分,因為高速信號很容易被干擾,導(dǎo)致信號質(zhì)量下降,所以在PCB
    的頭像 發(fā)表于 11-06 15:14 ?571次閱讀

    PCB設(shè)計中的高速電路布局布線

    高速電路無疑是PCB設(shè)計中要求非常嚴(yán)苛的一部分,因為高速信號很容易被干擾,導(dǎo)致信號質(zhì)量下降,所以在PCB
    的頭像 發(fā)表于 11-06 14:55 ?591次閱讀

    高速信號pcb設(shè)計中的布局

    對于高速信號,pcb的設(shè)計要求會更多,因為高速信號很容易收到其他外在因素的干擾,導(dǎo)致實際設(shè)計出來的東西和原本預(yù)期的效果相差很多。 所以在
    的頭像 發(fā)表于 11-06 10:04 ?724次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>信號</b><b class='flag-5'>pcb設(shè)計</b>中的布局

    為什么高速PCB設(shè)計信號線不能多次換孔

    一站式PCBA智造廠家今天為大家講講在高速PCB設(shè)計中為什么信號線不能多次換孔。為什么在高速PCB設(shè)計中,
    的頭像 發(fā)表于 11-02 10:17 ?562次閱讀

    關(guān)于高速串行信號隔直電容的PCB設(shè)計注意點

    開來,從而達到保護信號完整性的目的。下面將詳細(xì)介紹高速串行信號隔直電容的PCB設(shè)計注意事項。 1. 布局原則 在進行高速串行
    的頭像 發(fā)表于 10-24 10:26 ?801次閱讀