0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

抖動對系統(tǒng)性能的影響

電子設(shè)計 ? 來源:網(wǎng)友電子設(shè)計發(fā)布 ? 作者:網(wǎng)友電子設(shè)計發(fā)布 ? 2021-11-23 17:45 ? 次閱讀

如果您在通信行業(yè)工作,那么您可能很熟悉抖動對系統(tǒng)性能的影響。抖動不僅會降低數(shù)據(jù)轉(zhuǎn)換器的性能,而且還可在高速數(shù)字系統(tǒng)中產(chǎn)生誤碼。憑直覺判斷,給時鐘增加噪聲會增大系統(tǒng)其它部分的噪聲。因此我總是試圖通過選擇可帶來最小附加抖動的組件來最大限度地降低總體抖動。顧名思義,附加抖動就是由位于時鐘源(例如合成器或振蕩器)與被計時器件之間的組件所增加的噪聲。該附加噪聲可增大時鐘的不確定性,導(dǎo)致抖動增加。

在實際系統(tǒng)中,一個時鐘源要驅(qū)動多個器件,因此可使用時鐘緩沖器(通常稱為扇出緩沖器)來復(fù)制信號源,提供更高的激勵電平。

LMK00304 扇出緩沖器就是一個很好的例子。時鐘緩沖器產(chǎn)生的附加抖動主要影響時鐘的寬頻帶噪聲。它可使用圖 2 中所示的方根公式進行計算。

附加抖動的計算方法是:使用信號源 (J1) 測量出總體綜合抖動,然后加入緩沖器并在輸出端進行相同的測量。不過要小心一點,……如果您使用傳統(tǒng)信號發(fā)生器,那么時鐘的噪聲等級可能會誤導(dǎo)您,讓您以為所產(chǎn)生的附加噪聲微不足道。

良好的測量技術(shù)可確保測量所使用信號源的噪聲遠(yuǎn)遠(yuǎn)小于被測量器件。例如,使用一個由 Agilent E5052 信號源分析器和 Wenzel 100 MHz 振蕩器(具有信號調(diào)節(jié))組成的測試裝置,我們將測量到大約 46fs 的綜合抖動。而在時鐘后面布置一個緩沖器并進行相同的測量,則可得到大約 102fs 的總體綜合抖動。使用以下公式計算附加抖動:

pYYBAGGKa3qAHJDEAAAQp4CjgEU769.jpg

我們的測試裝置得到了大約 91fs 的附加抖動。如果我們將時鐘源改為高質(zhì)量信號發(fā)生器等可能將要裝在您工作臺上的組件,信號源抖動將升高至 150fs 左右。這就越來越有意思了,……而且也不那么顯眼。如果現(xiàn)在我們將相同的緩沖器放在該噪聲源的后面并再次測量總體綜合抖動,得到的結(jié)果將大體相同,會讓我們認(rèn)為附加抖動可以忽略。

因此,您在比較不同廠商時鐘緩沖器的產(chǎn)品說明書時,務(wù)必要查看參數(shù)說明(或者給應(yīng)用工程師打個電話),了解抖動如何測量。如果時鐘源的噪聲相對于被測量器件而言比較高,那么抖動數(shù)字可能會有誤導(dǎo)性。您在自己進行測量時也要牢記這一點,否則您可能會發(fā)現(xiàn)尋找附加抖動的地方完全不對!

責(zé)任編輯:haq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 時鐘緩沖器
    +關(guān)注

    關(guān)注

    2

    文章

    88

    瀏覽量

    50816
  • 模擬
    +關(guān)注

    關(guān)注

    7

    文章

    1420

    瀏覽量

    83859
  • 測量
    +關(guān)注

    關(guān)注

    10

    文章

    4706

    瀏覽量

    110953
收藏 人收藏

    評論

    相關(guān)推薦

    抖動定義和測量

    引言:時鐘抖動(jitter)是現(xiàn)代通信和數(shù)字系統(tǒng)中至關(guān)重要的性能指標(biāo)之一,對數(shù)據(jù)傳輸速率和系統(tǒng)同步起著關(guān)鍵作用。本文將深入探討時鐘抖動的定
    的頭像 發(fā)表于 10-21 16:15 ?72次閱讀
    <b class='flag-5'>抖動</b>定義和測量

    PLL抖動對GSPS ADC SNR及性能優(yōu)化的影響

    電子發(fā)燒友網(wǎng)站提供《PLL抖動對GSPS ADC SNR及性能優(yōu)化的影響.pdf》資料免費下載
    發(fā)表于 09-20 11:11 ?0次下載
    PLL<b class='flag-5'>抖動</b>對GSPS ADC SNR及<b class='flag-5'>性能</b>優(yōu)化的影響

    CDR電路設(shè)計與抖動管理

    在高速串行通信系統(tǒng)中,CDR(時鐘數(shù)據(jù)恢復(fù))技術(shù)是實現(xiàn)數(shù)據(jù)傳輸?shù)年P(guān)鍵技術(shù)之一。然而,CDR電路的設(shè)計面臨著一個重要的挑戰(zhàn)——抖動。抖動現(xiàn)象指的是數(shù)據(jù)信號在實際傳輸過程中的位置相對于理想位置的偏離
    的頭像 發(fā)表于 09-10 10:42 ?241次閱讀

    晶振的抖動會帶來哪些影響

    晶振的抖動是時鐘信號穩(wěn)定性和準(zhǔn)確性的重要影響因素,它可能由多種因素引起,如溫度變化、電磁干擾、電源噪聲、器件老化等。晶振的抖動不僅會影響系統(tǒng)的時序性能,還可能對數(shù)據(jù)傳輸、信號處理和
    的頭像 發(fā)表于 08-19 18:02 ?341次閱讀

    FPGA如何消除時鐘抖動

    在FPGA(現(xiàn)場可編程門陣列)設(shè)計中,消除時鐘抖動是一個關(guān)鍵任務(wù),因為時鐘抖動會直接影響系統(tǒng)的時序性能、穩(wěn)定性和可靠性。以下將詳細(xì)闡述FPGA中消除時鐘
    的頭像 發(fā)表于 08-19 17:58 ?713次閱讀

    簡述時鐘抖動的產(chǎn)生原因

    時鐘抖動(Clock Jitter)是時鐘信號領(lǐng)域中的一個重要概念,它指的是時鐘信號時間與理想事件時間的偏差。這種偏差不僅影響數(shù)字電路的時序性能,還可能對系統(tǒng)的穩(wěn)定性和可靠性造成不利影響。以下是對時鐘
    的頭像 發(fā)表于 08-19 17:58 ?896次閱讀

    三菱PLC掃描周期對控制系統(tǒng)性能的影響

    同樣具有不可忽視的作用。本文將從掃描周期的定義、影響因素、對控制系統(tǒng)性能的具體影響以及優(yōu)化方法等方面進行詳細(xì)闡述,以期為讀者提供深入的理解和認(rèn)識。
    的頭像 發(fā)表于 06-18 10:02 ?996次閱讀

    FSWP相位噪聲分析儀測試時鐘抖動測量方案

    隨著數(shù)據(jù)傳輸速率的不斷提升,時鐘信號的抖動分析變得越來越重要。在Gb/s范圍,任何一個小的抖動都會對系統(tǒng)性能造成顯著影響。
    的頭像 發(fā)表于 05-15 16:09 ?647次閱讀

    了解并盡量減少抖動對高速鏈路的影響

    ,通常低于 100 飛秒 (fs),以保持系統(tǒng)性能。這些時鐘還必須長期保持低抖動規(guī)格,且不受溫度和電壓的影響。 某些抖動是由信號路徑噪聲和失真引起的,使用重復(fù)時鐘和重定時技術(shù)可以在一定程度上減少
    的頭像 發(fā)表于 02-13 17:47 ?1001次閱讀
    了解并盡量減少<b class='flag-5'>抖動</b>對高速鏈路的影響

    Flyover電纜系統(tǒng)性能分析

    Samtec的Flyover電纜系統(tǒng)旨在將信號從印刷電路板上取下,以改善信號完整性、提高設(shè)計靈活性并優(yōu)化散熱性能。
    的頭像 發(fā)表于 01-17 10:23 ?400次閱讀
    Flyover電纜<b class='flag-5'>系統(tǒng)性能</b>分析

    了解抖動對高速鏈路的影響并將其降至最低

    秒 (fs))以保持系統(tǒng)性能。盡管溫度和電壓會發(fā)生變化,但它們還必須隨著時間的推移保持其低抖動規(guī)格。 一些抖動是由信號路徑噪聲和失真引起的,使用時鐘恢復(fù)和重定時技術(shù)可以在一定程度上減少抖動
    的頭像 發(fā)表于 01-01 13:55 ?655次閱讀
    了解<b class='flag-5'>抖動</b>對高速鏈路的影響并將其降至最低

    時鐘抖動對ADC性能有什么影響

    電子發(fā)燒友網(wǎng)站提供《時鐘抖動對ADC性能有什么影響.pdf》資料免費下載
    發(fā)表于 11-28 10:24 ?1次下載
    時鐘<b class='flag-5'>抖動</b>對ADC<b class='flag-5'>性能</b>有什么影響

    噪聲如何影響高速信號鏈的總動態(tài)系統(tǒng)性能

    電子發(fā)燒友網(wǎng)站提供《噪聲如何影響高速信號鏈的總動態(tài)系統(tǒng)性能.pdf》資料免費下載
    發(fā)表于 11-27 11:59 ?1次下載
    噪聲如何影響高速信號鏈的總動態(tài)<b class='flag-5'>系統(tǒng)性能</b>

    SiC MOSFET的封裝、系統(tǒng)性能和應(yīng)用

    器件,能夠像IGBT一樣進行高壓開關(guān),同時開關(guān)頻率等于或高于低壓硅MOSFET的開關(guān)頻率。之前的文章中,我們介紹了 SiCMOSFET特有的器件特性 和 如何優(yōu)化SiC柵極驅(qū)動電路 。今天將帶來本系列文章的第三部分 SiC MOSFET的封裝、系統(tǒng)性能和應(yīng)用 。 封裝 WBG半導(dǎo)體使高壓轉(zhuǎn)換器能夠在更接近
    的頭像 發(fā)表于 11-09 10:10 ?762次閱讀
    SiC MOSFET的封裝、<b class='flag-5'>系統(tǒng)性能</b>和應(yīng)用

    自動控制原理中,零點和極點對系統(tǒng)性能有什么影響?

    自動控制原理中,零點和極點對系統(tǒng)性能有什么影響? 零點和極點是自動控制系統(tǒng)中的重要概念,對系統(tǒng)性能有著深遠(yuǎn)的影響。在本文中,我將詳細(xì)解釋零點和極點的概念,以及它們對
    的頭像 發(fā)表于 11-08 17:46 ?1w次閱讀